高低频电路设计与制作精选(九篇)

第1篇：高低频电路设计与制作范文

关键词：压电传感器；频率补偿；自激震荡

目前，传感器技术是全球研究的热点问题，人们希望通过传感器检测到形形的有用信息，作为电子计算机的“感觉器官”。其中压电式传感器由于高灵敏度、宽频带响应、宽测量范围、抗高过载等特点使其在很多领域得到广泛的应用。但压电传感器低频响应特性较差，其上限响应频率取决于机械部分的固有频率，下限响应频率取决于压电晶片本身以及所使用的放大器，提高压电传感器的低频响应特性是提高其测量精度的关键技术。

本设计旨在通过模拟电路，使压电传感器获得较为理想的频率补偿，使其在？3dB高频截止频率为100kHz，频率0～70kHz范围内的电压增益A（f）的波动在±10%以内。

1 设计指标

1.1 模拟压电传感器电路

输入信号为200Hz、峰值为10V时，模拟压电传感器输出信号没有明显失真；以200Hz为基准输入信号的-3dB高频截止频率为4.5 kHz±0.5kHz。

1.2 压电传感器频率补偿电路

频率为200Hz时的电压增益A（200Hz）=|Vo/Vs|=1±0.05；以电压增益A（200Hz）为基准，将A（f）=|Vo/Vs|的-3dB高频截止频率扩展到大于100kHz；以电压增益A（200Hz）为基准，频率0～70kHz范围内的电压增益A（f）的波动在±5%以内；将输入信号接地，输出信号的噪声均方根电压Vn≤10mV。

2 设计方案

电路主要由模拟模块和补偿模块组成。模拟模块主要是指信号发生器/接地产生的信号作为被测量的信号，经过运模拟电路后的输出信号与压电传感器具有一样频率特性。

模拟电路单指在实际调试和测试时信号经过的某一电路，输出信号与经过压电传感器有相同频率响应特性，这一电路就是本文中的模拟电路。

补偿模块主要由放大电路和滤波电路组成，就是一个针对模拟电路的校正网络电路。这个电路是根据模拟电路的传递函数计算而得到的，对信号具有校正作用。本文中的频率补偿电路实际上就是对信号的频率展宽。其中放大电路的增益，就是模拟电路的衰减倍数，主要是放大被衰减的信号；滤波电路主要根据设计要求中的-3dB高频截止频率得到上限截止频率，主要是为了防止信号经过放大电路后在高频率时产生自激震荡。电路总框图如见图1所示。

2.1 模拟电路设计

压电加速度传感器本身的内阻抗很高，而输出能量较小，从而产生的有用信号也十分微弱，因此一般在其测量电路前需要接入1个高输入阻抗的前置放大器。加速度计使用的上限频率取决于幅频曲线中的共振频率。压电加速度传感器的-3dB高频截止频率大概在4-5kHz之间，可以把压电加速度传感器看作一个特殊的低通滤波器。同时由于压电传感器本身的内阻抗很高，因此模拟的压电传感器的输入阻抗要很大。由此设计了如图2所示的模拟压电加速度传感器特性的电路模块中的运放电路，具体电路图如下所示：本系统设计选用TI的OPA2134PA芯片作为模拟电路的运放芯片。

2.2 补偿模块设计

采用有源滤波低通运放串联构成频率补偿电路，实现频率补偿电路的功能。通过在每一级运放前加一个衰减网络，避免输出产生自激震荡。在理论计算电路具体参数时，计算公式简单，电路板的制作简单，频率补偿较为理想。

滤波电路主要是指低通滤波器，其主要作用是为了防止信号经过放大电路后，在高频段产生自激震荡。为使滤波器在通频带内具有最大平坦的幅频特性，选用二阶择巴特沃斯滤波器，设置其增益为1，具体电路图如图4所示。

2.3 防止高频自激和去噪声

2.3.1 防止自激的方法

通过对负反馈放大电路稳定性的分析可知，电路产生了自激振荡时，如果采取某种方法能够改变AF的频率特性，使之根本不存在f0，或者即使存在f0，但f0>fc，那么自激振荡必然被消除。消除自激震荡采用超前补偿的方法，将超前补偿电容加在反馈回路，若RC取值得当，这样不仅可以消除自激振荡，而且频带大大变宽，符合要求。

2.3.2 PCB设计时降低噪声方法

在印制板制作模拟电路的印刷板时，由于使用的电容只有4.7pf，因此尽量使用大于90°的折线布线以减小导线与地、导线与导线之间的电容。印制板按有源和无源特性分区，有源元件之间的距离要远一些。同时印刷板的接地线和电源线应该粗一些。有用信号传输的线不要与接电源的线平行。信号线尽量不要形成环路，最好是由左到右的一条直线。每个集成运放芯片的电源都要有去耦电容。元器件与导线的焊点尽量不要有尖锐的突起，要圆滑。

3 电路调试与测试

简单来讲，本电路就是由一个运算放大器组成的模拟电路和四个运算放大器组成的补偿电路串联构成。由于本电路使用模拟电路代替了压电传感器，在实际信号传输过程时，它们的幅频特性并非完全一致，所以有必要测试模拟电路的幅频特性。

制作的模拟电路在200Hz时，输出电压Vb无失真，增益为1。模拟电路输出电压Vb的-3dB高频截止频率在4.1kHz～4.3kHz之间，满足设计要求。由实测数据可知，信号在200Hz之后就开始衰减，-3dB高频截止频率约为4.2kHz。电压增益A（200Hz）为1时，A（f）的-3dB高频截止频率在97k-98KHz之间；同时电路在频率0～70KHz范围内输出电压的最大误差是在20k时，误差为0.3V，电压增益A（f）的相对误差为3%，满足设计要求。

补偿电路的-3dB高频截止频率约为100kHz，具有很好的稳定性和频率特性。将输入端接地，测得输出信号Vo的噪声峰峰值为50mV，经计算可得噪声均方根Vn为8.3mV，满足设计要求。

4 结束语

本文简单论述了压电传感器的工作原理，并根据其频率特性设计了模拟电路和与之相对应的频率补偿电路。该电路主要由模拟电路和补偿电路构成，实现了对压电传感器的频率特性模拟和频率补偿。它将模拟电路的3dB高频截止频率由4.5kHz扩展为97KHz，并且保证其在频率0～70kHz范围内的电压增益A（f）的波动为10%之内，说明电路有很好的稳定性。除此以外，电路为低噪声设计，输出信号的噪声均方根电压仅为8.3mV。

参考文献

[1]鲁捷，孟凡文，张玉香.改进压电传感器频率响应特性的措施[J].中国仪器仪表，2006.

[2]赵建强.基于CTD的压电传感器频率特性补偿器[J].传感器与微系统，2002.

[3]程 华，李永新.压电传感器低频动态补偿数字滤波器设计[J].电子测量技术，2007.

第2篇：高低频电路设计与制作范文

[关键词]磁芯材料； 电感组合设计； 屏蔽/滤波一体化结构

中图分类号：TM 文献标识码：A 文章编号：1009-914X（2016）15-0012-01

1. 背景

近年来，作为电子装备机动型载体的屏蔽方舱，广泛的应用于航空、航天、舰船以及地面的电子系统。这些系统的电磁环境频带非常宽，场强也很大。为保证屏蔽方舱在这样复杂的电磁环境中达到所规定的屏蔽效能，消除由电源线引入的电磁干扰，则必须研制插入损耗与屏蔽方舱屏蔽效能指标相当的电源滤波器。目前，国内滤波器生产厂家通常通过在滤波电路中加穿心电容来实现滤波器高频干扰的抑制，由于国内穿心电容生产水平比较落后，不能设计出高耐压、较大电流的穿心电容。在耐电压试验时不能满足《GJB 6109-2007 军用方舱通用规范》中安全性的要求，尤其是装有滤波器的交流回路。因此，通过其它设计方法来实现滤波器整个频段内高插入损耗的要求，同时满足国军标《GJB 6109-2007 军用方舱通用规范》中安全性的要求是非常必要的。

2. EMI滤波器及插入损耗定义

本文研究的EMI滤波器是无源网络，是防止外界的干扰噪声通过电源线或信号线传导干扰电子设备的有效工具；由于滤波器内部电路的对称性，所以同时也能有效防止电子设备内部产生的干扰噪声通过线上传导污染外界环境。

EMI滤波器对干扰噪声的抑制能力用插入损耗IL（Insertion Loss）来衡量。插入损耗定义为：没有滤波器接入时，从噪声源传输到负载的功率P1和接入滤波器后，从噪声源传输到负载的功率P2之比，用dB（分贝）表示。

插入损耗表示为：

根据功率与负载电压（电流）及负载阻抗的关系变换，常用负载端电压（电流）的比值来表示，即：

3. 滤波器电感的选用

设计EMI滤波器的电感常用的磁芯有两类，一类是铁粉芯，另一类是铁氧体芯。铁粉芯的磁导率较低，因此用它作为磁芯绕制的电感电感量较小。但是铁粉芯的最大优点是不容易饱和，一般作为差模电感的磁芯使用。

铁氧体磁芯分为锰锌铁氧体和镍锌铁氧体两种，锰锌铁氧体的磁导率较高，导电性较好，适合于低频的场合，镍锌铁氧体的磁导率较低，电阻较大，适合与频率较高的场合。铁氧体一般作为共模电感的磁芯。

电感的阻抗由两部分组成，一部分是电阻成份，另一部分是感抗部分，即：Z= R + jWL，电阻成份来自于绕制电感的导线的电阻和磁芯的损耗。作为电磁干扰抑制用的电感，电阻是将干扰能量转变为热能消耗掉，而感抗是将干扰能量反射回源。专门用于干扰抑制的铁氧体与普通的铁氧体有所不同，干扰抑制铁氧体具有很大的损耗，电感的阻抗虽然在形式上是随着频率的升高而增加，但是在不同频率范围内，其性质是完全不同的。低频段：磁芯的磁导率较高，电感的电感量大，电感的电阻成份较小，阻抗以感抗为主，这是一个低损耗、高Q特性的电感。高频段：随着频率升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小。但是，这时磁芯的损耗增加，电阻成份增加，阻抗变成以电阻成份为主。因此当高频信号通过铁氧体时，电磁能量以热的形式耗散掉。

从上面的分析可知，用干扰抑制铁氧体做磁芯制作的电感在不同频率下的等效电路是不同的，低频时是一个电感，高频时是一个电阻。

4. 常用的低频共模电感磁芯

常用的低频共模电感磁芯有锰锌铁氧体和纳米晶磁芯两种。10kHz左右的干扰信号，最好选用纳米晶磁芯材料。当在频段100kHz～1MHz附近，铁氧体材料在这个频段对干扰信号的吸收较好，所以设计共模电感时选用的电感材料一定要根据电路要求的抑制频段范围来选择电感材料，这是非常重要的。同时并不是电感量越高越好，而应考虑它的电参数，更不能用增加线圈匝数来增加电感。因为这样会增加高频寄生电容。

5. 基于不同磁芯材料宽频带EMI方舱电源滤波器设计思路

通过对不同磁芯材料的磁饱和特性、温度特性、宽频带磁特性、分布参数等参数进行研究，确定滤波器最佳电感组合设计方案；低频段采用集总参数的LC滤波器（采用切比雪夫低通滤波电路）；高频段采用分布参数滤波器（采用同轴高低阻抗滤波电路）；采用屏蔽/滤波一体化结构及屏蔽隔腔式结构，通过理论仿真，确定屏蔽结构的隔离效能，优化屏蔽设计；依据定量设计结果，合理布置滤波器内各器件的顺序、组合、位置、取向，严格控制器件装配所引起的分布参数，通过屏蔽隔舱结构有效避免各器件间的耦合、输入/输出端口的耦合。

方舱EMI电源滤波器包括低频反射型LC滤波电路和同轴式分布参数电路构成的吸收式滤波电路，低频反射型LC滤波电路和同轴式分布参数电路构成的吸收式滤波电路串联连接形成L-L/通道和N-N/通道。低频反射型LC滤波电路由一个共模电感Lc1和两个共模电感Lc2以及共模电容Cy1构成，共模电感L1是由锰锌磁性材料绕制的单层电感，共模电感Lc2由非晶磁芯材料绕制的大电感对于低频有很好的抑制作用；同轴式分布参数电路构成的吸收式滤波电路由镍锌材料穿心绕制而成；结构上利用屏蔽隔舱及舱壁连接波导管形成屏蔽反射腔体；共模电容Cy1、Cy2与L1和L2组成L型滤波电路及T型滤波电路。

6. 实际模型滤波器参数

按照上面所述滤波器设计思路设计滤波器模型参数如下：

共模电感LC1： 锰锌磁芯绕制电感量750μH；

共模电感LC2： 非晶磁芯绕制电感量72mH；

共模电感LC3： 镍锌磁环穿心绕制；

共模电容CY1： 2.2nF；

共模电容CY2： 1.0nF。

对滤波器模型进行插入损耗测试，测试结果如表1。

7. 结束语

基于不同磁芯材料宽频带EMI方舱电源滤波器设计方法设计的滤波器漏电流小、耐压等级高，且可满足《GJB 6109-2007 军用方舱通用规范》中对于基型舱的屏效要求，并可推广用于其它电子设施对屏蔽效能高的场合。

参考文献

[1] GJB 6109-2007 军用方舱通用规范.

[2] 2009103128754用于机动式载体的超宽带电源滤波器及其设计方法 邱扬 任琦 张勃.

[3] 浙江天通电子股份有限公司 锰锌材料手册.

第3篇：高低频电路设计与制作范文

关键词:DDS;PLL;频率合成;滤波器

中图分类号:TN604文献标识码:A

文章编号:1004-373X(2010)05-081-03

Design and Realization of High Performance Frequency Synthesizer Based on DDS+PLL

WU Shiyun,YE Jianfang,SHI Yi

(College of Information Science and Technology,Donghua University,Shanghai,201620,China)

Abstract:In view of the respective advantages of the Direct Digital Frequency Synthesizer (DDS) and the integrated Phase Locked Loop (PLL),a high performance frequency synthesizer is designed which is used in GSM1800MHz.It is formed by the DDS chip AD9851 and the integrated phase-locked-chip ADF4113 using the DDS+PLL technology.The performance,structure and application method of the core chip are introduced.At the same time,the simulation and optimization for the design proposal is made using ADS and ADISimPLL software.The filter is deliberately designed and selected.The simulation and optimized results prove that this frequency synthesizer has characteristics such as wideband,high resolution,and low phase noise.The test results meet the basic design requirements.

Keywords:DDS;PLL;frequency synthesis;filter

频率合成器是决定电子系统性能的关键设备,随着通信、数字电视、卫星定位、航空航天、雷达和电子对抗等技术的发展,对频率合成器提出了越来越高的要求。频率合成理论自20世纪30年代提出以来,已取得了迅速的发展,逐渐形成了直接频率合成技术、锁相频率合成技术、直接数字式频率合成技术三种基本频率合成方法。直接频率合成技术原理简单,易于实现,频率转换时间短,但是频率范围受限,且输出频谱质量差。锁相频率合成技术(PLL)具有输出频带宽、工作频率高、频谱质量好的优点,但是频率分辨率和频率转换速度却很低。直接式数字频率合成技术(DDS)的频率分辨率高、频率转换时间快、频率稳定度高、相位噪声低,但目前尚不能做到宽带,频谱纯度也不如PLL。低相位噪声、高纯频谱、高速捷变和高输出频段的频率合成器已成为频率合成发展的主要趋势,传统的单一合成方式很难兼顾上述各项性能指标,达到现代通信系统对频率合成器的要求[1]。本文采用DDS和PLL相结合的方法[2],设计一个应用于GSM 1 800 MHz系统中的频率合成器,其中输出频带为1 805~1 880 MHz,分辨率为200 kHz,相位噪声为-80 dBc/Hz@1 kHz,频率误差为5 kHz,杂波抑制大于50 dB。

1 电路设计

1.1 设计原理

DDS直接激励PLL的频率合成技术,与单纯的PLL技术相比,作为参考源的DDS具有很高的频率分辨率,可以在不改变PLL分频比的情况下,提高PLL的频率分辨率[3],而且采用DDS激励PLL设计方法的电路结构简单,所用硬件少,通过合理设计环路滤波器可以较好地改善因PLL倍频作用而恶化的相位噪声。系统原理框图如图1所示。

图1 DDS激励PLL的原理框图

图1中,fref是参考信号,一般由高稳定度的晶体振荡器产生,用于保证DDS各个部件的同步工作。fDDS取代原有的晶振作为锁相环(PLL)的激励源,其输出fDDS频率取决于频率控制字K。频率合成器的输出由VCO提供, PLL芯片中电荷泵的输出由低通滤波器(LPF2)产生,用于控制VCO的输出频率。DDS中K和PLL的分频比可以通过单片机中的控制程序加以改变,从而实现频率合成。

VCO输出信号频率与DDS输出信号频率之间的关系为:

fout=N(fDDS/R)(1)

而DDS的输出频率由频率控制字K控制:

fDDS=(Kfref/2M)(2)

频率合成器的输出频率及频率分辨率可表示为:

fout=N(fDDS/R)=NKR2Mfref

=KΔfmin(3)

式中:fref为DDS的时钟频率;K为DDS的频率控制字;M为DDS相位累加器字长;fref/2M为DDS的频率分辨率;Δfmin为频率合成器输出信号的频率分辨率。由此可见,以DDS为激励源,只要相位累加器的字长取得足够大,频率合成器就能得到较高的频率分辨率。

1.2 电路实现

如图1给出的原理框图所示,整个频率合成器由DDS和PLL两个功能模块实现。

1.2.1 DDS电路

DDS电路如图2所示,该电路由DDS、低通滤波器(LPF)和外部参考时钟源组成。电路中的直接数字频率合成器芯片AD9851[4]是AD公司采用先进的DDS技术生产的高集成度DDS器件。它允许最高输入时钟180 MHz,同时提供可选择的片内6倍频乘法器,内置高性能的10 b数/模转换器,内含一个高速比较器。芯片具有简单的控制接口,允许串/并行异步输入控制字,采用32 b频率控制字,内部使用5 b相位调制字,外接参考时钟源时,AD9851可以产生一个频谱纯净、频率和相位都可以控制,而且稳定性非常高的正弦波[3]。

本文采用单片机C8051F021[5]实现对AD9851数据控制,改变AD9851内部编程控制寄存器所选的操作模式、相位累加器的位数、频率控制字,可实现各种不同频率信号的输出。外部参考时钟源选用30 MHz无源晶振,DDS输出信号的频率最高可达72 MHz。外部的低通滤波器用来滤除高频杂散和谐波。

DDS有一个很明显的缺点,输出频率越接近Nyquist带宽的高度,采样点数越少,其输出的杂散干扰也就越大。因此,必须在DDS芯片的正弦信号输出端加一个滤波器,以便有效地抑制谐波和杂散。本设计中采用七阶椭圆低通滤波器,该滤波器电路如图2虚线框内所示,其中R5,R6完成电流信号到电压信号的转换,其截止频率可达70 MHz。图3给出该七阶椭圆低通滤波器的正向传输特性[6],70 MHz截止频率衰减为-2.907 dB,带外衰减在84 MHz达到-35.749 dB,基本符合设计要求。

图2 DDS电路图

图3 滤波器的正向传输特性

1.2.2 PLL电路

PLL电路如图4所示,该电路由性价比很高的锁相芯片ADF4113、滤波电路、VCO构成。设计中采用DDS输出取代原有的晶振,为GSM系统提供13 MHz的激励源,信道频率间隔为200 kHz,基准输入需经ADF4113中的基准分频器完成65分频。

图4 PLL电路

ADF4113是ADI公司研制的数字锁相频率合成器,最高工作频率可达4 GHz,可用于无线射频通信系统的基站、手机、通信检测设备及CATV设备中[7]。该芯片内部主要包括可编程的14位基准分频器;可编程双模式前置分频器:8/9,16/17,32/33和64/65;可编程的射频信号分频器;3线串行总线接口;模拟和数字锁定状态检测功能。该芯片具有良好的相位噪声参数,鉴相频率为200 kHz时,相噪基底为-164 dBc/Hz;输出1 840 MHz时,相噪可达-85 dBc/Hz。VCO选用Sirenza微波公司的VCO190-1843T,输出频率范围为1 740~1 930 MHz,具有良好的相位噪声特性,其独特的缓冲放大器设计,可减小频率漂移。

环路滤波器对频率合成器的性能有十分重要的影响,环路滤波器决定频率合成器的杂散抑制、相位噪声、环路稳定性以及捷变时间等重要参数[8]。由于本设计采用ADF4113电流型电荷泵鉴相器,因此环路滤波器采用无源方式。鉴于本系统对跳频的切换时间要求不是很高,因此可以适当降低环路带宽,以确保系统稳定性。降低环路带宽还有助于滤除参考信号中的谐波成分。但环路带宽太小会增加建立时间和带内VCO相位噪声,由于带内噪声主要取决于参考信号引入的噪声, VCO相位噪声不是主要因素。该系统设计成三阶无源滤波器构成的四阶环路。图4虚线框给出三阶无源环路滤波器电路,根据系统对相位噪声和频率转换时间的要求,取环路带宽ωc=15 kHz,相位裕度为φ=45°。

2 电路仿真

采用ADISimPLL 软件对该方案进行了仿真分析[9],图5给出仿真结果。可以看出,该频率合成器的相位噪声为-84.63 dBc/Hz@1 kHz,满足了设计要求。锁相环内杂波抑制采取改变DDS输出频率避开杂波的方式[10],可以达到65 dB以上。

图5 相位噪声

3 结果分析

系统采用DDS直接激励PLL的设计方案,充分利用了DDS小步进、频率捷变快及PLL频带宽,工作频率高,频谱纯度高的优点,研制出满足GSM 1 800 MHz系统指标要求的频率合成器。相位噪声的测量如图6所示,为-83.75 dBc/Hz@1 kHz,步进为200 kHz,频率误差为1 kHz,杂波抑制为60 dB。该类频率合成器可根据实际工程需要进一步减小步进值,最小单位为DDS的频率分辨率。通过采用高的鉴相频率来提高PLL的转换速度,利用DDS的高分辨率来保证倍频PLL输出较高的频率分辨率,利用PLL环路的带通滤波性能抑制DDS的带外杂散。

图6 1 840 MHz输出偏离1 kHz相噪

4 结 语

采用DDS激励PLL的频率合成技术,克服了宽带系统中DDS输出频率较低和PLL频率分辨率低的缺点。通过合理设计环路低通滤波器、相位噪声、环路稳定性等性能得到提高,并对电源采取滤波措施,以改善杂波抑制,最终设计出高性能频率合成器。

参考文献

[1][美]Vadim Manassewitsch.频率合成原理与设计[M].何松柏,宋亚梅,译.北京:电子工业出版社,2008.

[2]王庆生,陆栋材.频率合成技术综述[J].通信对抗,2005(2):3-10.

[3]张海拓.基于DDS+PLL的L-Band频率合成器设计[D].北京:中国科学院电子学研究所,2007.

[4]王学凤,陈培,韩潮.基于DDS芯片AD9851的信号源设计与实现[J].微机算计机息,2008,24(8):111-112.

[5]倪淑艳,李晓波,于涵.单片机C8051F303在数字锁相式频率合成器中的应用[J].现代电子技术,2006,29(8):19-21.

[6]陈艳华,李朝晖,夏玮.ADS应用祥解[M].北京:人民邮电出版社,2008.

[7]黄智伟.锁相环与频率合成器电路设计[M].西安:西安电子科技大学出版社,2008.

[8]石春燕.射频锁相环频率合成器的分析与设计[D].南京:河海大学,2006.

第4篇：高低频电路设计与制作范文

1 概述

以往产生方波信号的方法主要有RC振荡器、555定时电路和晶体振荡器。但是，用低成本的RC振荡器或555定时器与几个分离元件组成的解决方案体积较大，而且频率信号不精确；如果用晶体振荡器、陶瓷共鸣器等器件，虽然所产生的频率比较精确，但成本高、电路体积比较大。现在使用电阻可编程晶振LTC1799则可为设计准确的方波频率参考源提供一种很好的设计方法。

LTC1799是一个精密的低功率振荡器，它的输出频率fosc可在1kHz～30MH的范围内灵活变化，并可通过一个外部电阻RSET和一个三态分频器引脚进行设置，图1所示是其基本连接电路。由图可见，设计一个完整的方波频率参考源只需要一个SOT23封装的可编程晶振芯片、一个设置频率的电阻和一个旁路电容即可，而且设计极为简单且占用印制电路板面积非常少。此外，功耗也极低，在5V工作电压时，若输出频率为10MHz，则最大电源电流仅有2.4mA。与石英、陶瓷耦合器、555定时器或分离元件构成的频率参考源相比可大大减小印制板尺寸。

LTC1799的输出频率为DIV脚和V+脚间的电阻RSET成反正。由于它采用专用反馈环路来对RSET和输出频率之间的关系进行线性化处理，因此，其频率准确度很高。另外，LTC1799与其它分离的RC振荡器不同，它无需校正即可输出确定的频率。

除可通过改变RSET的数值来设置LTC1799的输出频率外，也可以通过控制SET引脚的输入或输出电流来设置该频率。

可编程晶振芯片LTC1799的主要特点如下：

*用一个电阻即可设定频率（无需定时电路）

*对振动不敏感；

*具有1kHz～33MHz的频率输出范围；

*频率精度为±1.5%；

*占空比为50%±1%；

*采用2.7～5.5V工作电压；

*上电设置时间小于1ms；

*5V电压工作时，功耗电流Is小于1.5mA。

2 LTC1799的内部结构

图2给出了LTC1799的内部结构框图。LTC1799的主控振荡器由V+和SET引脚之间的电压与流入SET引脚之电流IRES的比值来控制。只要IRES正好是流过电阻RSET的电流，则（V+-VSET）/IRES这一比值与RSET相等，那么LTC1799的频率完全取决于RSET值。该技术能够确保LTC1799在室温条件下输出准确度典型值为±0.5%频率信号。

如图2所示，SET引脚的电压由一个内部偏压和PMOS晶体管的门偏置电压来控制。SET引脚电压VSET一般比V+低1.13V。

由于LTC1799对电源电压和温度变化均不敏感，因此，LTC1799具有其它晶振不具备的特点。如果Rset用数控电位器来控制，则在电路板完成后，输出频率仍可进行调整，一旦设置好，LTC1799的输出频率将非常稳定准确。而石英、陶瓷耦合器则不能调整输出频率，同时，555定时器或RC振荡器也不具有这种稳定性。

图2 LTC1799的简化框图

3 设计过程

当采用5V电源电压供电时，通过外部电阻RSET可将LTC1799的主控振荡器频率确定在100kHz～33MHz的范围内，而当电源电压低于4V、主控振荡器的输出频率高于10MHz时，其输出频率的准确度将变差。三态分频器DIV引脚可用于选择主控振荡器的输出是直接输出、经过10分频还是经过100分频后输出。由于LTC1799的输出频率的变化范围1kHz～33MHz（电源电压5V），因此设计过程非常简单，具体的设计过程如下：

（1）利用表1确定合适的分频比。

（2）确定好分频比N后，由于LTC1799的晶振周期和RSET电阻值呈现性关系，因此，可用下式计算最合适的RSET值。

RSET=10k·10MHz/Nfosc

其中N可取1、10和100。需要说明的是：在5V电源时，RSET的最小值为3.32kΩ；而在3V电源时，RSET的最小值为5kΩ，最大值为1MΩ。

值得注意的是，表1所示的频率范围有重叠部分。因此，在有些频点，分频比可能有两种选择。一般情况下，要用最低的主控振荡器来实现一个给定的频率fosc，因为较低的主控振荡器频率功耗较低，而且也更准确。如果产生fosc的频率输出为100kHz，可选用RSET为10kΩ，N为100（此时主控振荡器的输出频率为10MHz）来实现，也可选用RSET为100kΩ，N为10（此时主控振荡器的输出频率为1MHz）来实现。当然，选用RSET为100kΩ的电阻功耗较低，输出频率也更准确。

表2 频率范围与分频比之间的关系

分频比DIV引脚连接频率范围÷1（N=1）GND>500kHz÷10(N=10)开路50kHz至1MHz÷100(N=100)VCC≤100kHz虽然选用LTC1799晶振设计方波信号发生器的过程非常简单，但RSET值的不准确（阻抗容差或电阻值的理想）将会降低频率准确性，因此，为了达到最好的设计性能，应选用容差为1%或0.1%的金属膜电阻来进行设计。

4 应用

利用MAXIM公司的200kΩ、32阶数字电位器MAX5160和LINEAR公司SOT23封装的可编程晶振芯片LTC1799，可以实现5kHz～20MHz的可编程方波频率参考源。该设计除了具有印制板尺寸小的优点外，电路只需要从微处理器获得三个控制信号DIV、Increment、Up/Down即可工作。其工作原理框图如图3所示。

通过控制数字电位器MAX5160的电阻值和可编程晶振LTC1799的DIV脚电平，就可以得到所需要的方波信号。数字电位器MAX5160的工作电压为0V～5V，有32个抽头，使用也极其方便，当CS引脚为低，且U/D引脚为高时，引脚INC从低到高的跳变将增加内部计数器，同时增加引脚W（滑动端）和L之间的电阻值，于是LTC1799输出方波信号的频率将会减小；而当CS引脚和U/D引脚同时为低时，引脚INC从高到低的跳变将减小引脚W和L之间电阻值，从而使LTC1799可编程晶振输出方波信号的频率增大。

如将DIV引脚设置为固定电平，则该电路还可以再进行简化，但是，此时电路的输出频率范围也将缩小。在实际应用中，数字电位器有多种选择，Maxim公司和Xicor公司都有多种型号的数字电位器产品，而可编程晶振也可选用LTC6900，LTC6900是LTC1799的更低功率版本，二者的引脚兼容，其区别是LTC6900的输出频率范围在1kHz～20MHz范围内，而LTC1799的输出频率范围则是1kHz～30MHz。

第5篇：高低频电路设计与制作范文

由于环保意识的抬头，世界各国均以减少污染与能源损耗作为工业发展的重要参考指标；用变频器达到节约能源为最直接有效的节能控制方法之一。近年来随着电力电子技术、微电子技术和控制理论的发展，变频器的性能不断提高，应用范围越来越广。在当前电子元件的不断发展中，低压变频调速装置是常用的交流电动机调速控制装置，是由通用变频器、抑制谐波设备、一次和二次电器设备组成的柜式装置，一般独立布置于配电室内。

1低压变频调速装置的概述

现今多阶变频器技术大多经由多颗电容切割电压，利用硬件电路及控制法将其组合成弦波电源输出。然而，因各输入电容储能与释能不一致产生电压不平衡效应，此效应在重载时极其明显，使得输出合成弦波总谐波失真率上升；同时在组件上的电压应力也随之增加，严重时可能导致组件毁损[1]。为了解决电容电压不平衡效应，学者们提出许多调变技术来解决此问题，但这也造成输出总谐波失真率上升且输出电压的应用范围有限。另一种解决途径是在多阶变频器前加入电压平衡电路，与调变技术相比虽需使用额外的组件，造成电路体积扩大及费用增加，但可明显地降低总谐波失真率[2]。

2低压变频高速装置的电路设计

直流至交流变频器主要用于将直流电源转换为振幅及频率均可调控之正弦交流电源，常用于交流马达驱动及交流不断电电源供应器，各种电源转换器架构也逐渐被开发出来。一般电源转换器籍由控制开关组件之导通与截止，使电路行为模式与成效达到预期。在功率组件的选择上，一般着重于组件之耐压、耐流与操作频率。为了增加电路效率与操作性能，许多新组件也被开发出来使用于电源转换电路中。闸极绝缘双极性晶体管具有闸极之高阻抗特性，仅需些微能量即能触发开关，即使在高电压的操作环境下导通电阻亦低。高功率组件一般在切换时所需的时间较长，切换过程中之损失也是不容小觑的。多阶变频器其设计目的主要在于改善传统变频器输出电源之谐波失真，随着阶数提升，组件耐压也随之减小，进而降低组件损耗使得电路整体效率增加。传统多阶变频器为了减少输出总谐波失真率，一般都是通过调高变频器之切换频率来改善，但在某些高功率的应用场合下，组件规格及切换损便会成为变频器的限制。输入端以电容器串联分压，开关以串联型式连接后，再以二极管提供电流路径[3]。现今二极管箝位式多阶变频器已被广泛地运用在许多场合中，但其中性点电压平衡的控制上仍相当困难。将各模块以串接之型式连结在一起，籍此合成出更多阶层之输出电压。由于在各模块前需使用独立电源，如燃料电池、超电容等，因此没有电压不平衡的问题。在输出相同阶数的条件下，和传统二极管箝位式及飞轮电容式多阶变频器相比，使用组件数是最少的。传统多阶变频器在实现上一般需使用大量的功率开关及被动组件，造成电路复杂度上升。由全桥变频器及一组双向辅助电路所组成，仅使用五颗功率开关即可实现五阶变频器，大幅降低所需之功率开关及电路的复杂度。电压不平衡效应为多阶变频器所需面临问题之一，近年来许多学者在变频器的控制上做了许多讨论及研究。虽然控制技术不需要任何的硬件即可实现，且节省电路成本，但可能造成开关切换损及输出总谐波失真率上升。若三角波的频率足够高，在一周期内，参考正弦波控制信号可视为一定值，可籍由改变参考正弦信号之振幅与频率来控制变频器输出之振幅与频率。切换频率越高，其谐波成份越容易被消除，但其切换损也随之增加。传统在研制多阶变频器时，会使用输入直流稳压电容作为分压，使输入电压平均地分布[4]。伴随着负载增大，各电容电压会开始产生明显差异。当负载增大时，可设计相对较小之电感值，不仅有效地平衡电容电压，同时也可降低成本，节省电路面积。通过调整切换频率控制输出电容能量，最终使输出电容电压达到平衡；后级新型的变频器将平衡后之电容电压利用不同开关切换组合，使输出产生一交流正弦电压波形。为了提升效率，挑选较低顺向导通电压之功率组件有助于降低导通损；亦可从开关驱动电路着手，加速开关导通与截止时间减少切换损。

3结语

第6篇：高低频电路设计与制作范文

关键词：D 类放大器；PWM；H全桥；MOSFET

中图分类号：TN772.7 文献标识码：A

文章编号：1004373X(2008)0515203

Research and Realization of the Class-D Audio Power Amplifier

LI Weiying

(Loudi Vocational & Technical College,Loudi,417000,China)

Abstract：This paper introduces design of the circuit which uses a class-D amplifier to converse and enlarge the audio signal.A FPGA logic controller is used in the class-D amplifier to control the PWM H whole bridge power amplification circuit.the designed class-D amplifier can amplify the audio frequency signal directlyoutputted by the digital sound source ,it offers the intact solution for integration of the digital sound source and power amplification.It has a higher efficiency and lower conversion distortions,and are increasingly used in portable devices,therefore,this design is good for use.

Keywords：class-D amplifier； PWM；H whole bridge；MOSFET

1 引 言

音频放大器已经快有一个世纪的历史了，最近几年，电子产品正在向薄型化、便携式迅速发展。音质好、电源效率高、发热少的D类放大器成为市场的需求。并且由于D类放大器的耗电低、发热少等诸多特点，越来越得到日益强调环保的市场的认同。同时，便携电子设备的工作时间一直是厂商全力追求的最重要的性能指标,新的无滤波器D类放大器在几瓦特的功率级别上正在取代原先固定的AB类器件。与体积庞大的传统线性放大器相比，使用D类放大器并不影响音频信号的音质却能够实现便携产品的小型化,因此市场对电子产品薄型化、便携式的需求趋势造就了传统放大器向数字放大器的转化。

简单地说，历史上出现过三代D类放大器设计：

第一代的范例是由托卡塔设计的TacTMillennium，证实了D类放大器的概念，但是该技术还不能提供足够的性能，这使第一代D类放大器向着实用性的方向发展。

第二代D类放大器把一个用于模拟源信号的PWM信号和一个集成的输出级以及片外滤波器组合在一起。这些放大器需要源选择，音量，平衡和音调控制等复杂的前端功能，而这些附加的功能增加了额外的复杂性。但是首先这代放大器变得价格可以承受，其次在低功耗性能上接近甚至超过了AB类放大器，从而获得了一定的应用。

第三代是最近一段时间，现有的D类数字放大器较以前的技术已有所改善,他们在音质、封装、性能、价格和核心技术方面都已取得重大改进。为了生成精确的音频，输入晶体管需要在动态范围的两端都能同样出色地工作，以帮助精确地实现准确的功率分配。通过采用一个简单但功能强大的内部控制逻辑系统改善音频输出,并额外增加一套输入晶体管，这些晶体管可以实现对音频信号输入的更精细的控制。最后还不能忽视新的架构技术。

2 D类放大器的基本结构

D类放大器的电路共分为三级：输入开关级、功率放大级及输出滤波级。

D类放大器工作在开关状态下可以采用脉宽调制(PWM)模式。利用PWM能将音频输入信号转换为高频开关信号。通过一个比较器将音频信号与高频三角波进行比较，当反相端电压高于同相端电压时，输出为低电平；当反相端电压低于同相端电压时，输出为高电平。

在D类放大器中，比较器的输出与功率放大电路相连，功放电路采用金属氧化物场效应管(MOSFET)替代双极型晶体管(BJT)，这是因为：

(1) 功率MOSFET是一种高输入阻抗、电压控制型器件，BJT 则是一种低阻抗、电流控制型器件。

(2) 从二者的驱动电路来看，功率MOSFET的驱动电路相对简单，BJT可能需要多达20%的额定集电极电流以保证饱和度，而MOSFET需要的驱动电流则小得多，而且通常可以直接由CMOS或者集电极开路 TTL 驱动电路驱动。

(3) MOSFET的开关速度比较迅速，他是一种多数载流子器件，没有电荷存储效应，能够以较高速度工作。

(4) MOSFET没有二次击穿失效机理，他在温度越高时往往耐力越强，发生热击穿的可能性越低。他还可以在较宽的温度范围内提供较好的性能。

(5) MOSFET具有并行工作能力，具有正的电阻温度系数。温度较高的器件往往把电流导向其他MOSFET，允许并行电路配置。而且，MOSFET的漏极和源极之间形成的寄生二极管可以充当箝位二极管，在电感性负载开关别有用。

场效应管有两种工作模式，即开关模式或线性模式。所谓开关模式，就是器件充当一个简单的开关，在开与关两个状态之间切换。线性工作模式是指器件工作在某个特性曲线中的线性部分，但也未必如此。此处的“线性”是指MOSFET保持连续性的工作状态，此时漏电流是所施加在栅极和源极之间电压的函数。他的线性工作模式与开关工作模式之间的区别是，在开关电路中，MOSFET 的漏电流是由外部元件确定的，而在线性电路设计中却并非如此。D类放大器需要两只MOSFET，他们在非常短的时间内可完全工作在导通或截止状态下。当一只MOSFET完全导通时，其管压降很低；而当MOSFET完全截止时，通过管子的电流为零。两只MOSFET交替工作在导通和截止状态的开关速度非常快，因而效率极高，产生的热量很低，所以D类放大器不需要散热器。

3 脉宽调制(PWM)

采样控制理论中有一个重要结论：冲量相等而形状不同的窄脉冲加在具有惯性的环节上时，其效果基本相同。PWM控制技术就是以该结论为理论基础,对半导体开关器件的导通和关断进行控制,使输出端得到一系列幅值相等而宽度不相等的脉冲，用这些脉冲来代替正弦波或其他所需要的波形。按一定的规则对各脉冲的宽度进行调制，既可改变逆变电路输出电压的大小，也可改变输出频率。

D 类数字音频功率放大器与上述各类模拟功放的最大区别是不以线性放大音频信号为基础，而是以放大数字信号为原理的一种数字信号放大技术。D 类数字功放首先把模拟音频信号变换为脉冲宽度调制(PWM)信号，如图1所示。

在PWM 转换中，以44-1 kHz或48 kHz的取样频率和8 b或16 b的量化率(即模拟信号振幅值的读出刻度)进行A/D(模拟/数字)变换,然后再把PWM 数字信号进行高效率放大(D 类放大)。由于音频信号的信息全部包含在脉冲的宽度变化中，与脉冲的幅度变化无关，因此，只要采用截止频率为30～40 kHz的低通虑波器就可把模拟音频信号解调出来。图2是D类数字功放的原理图，为每个数字声源直接输出的PCM信号输入，机内还设置有一个PCM/PWM 两种脉冲编码的转换装置。

为适应CD 光碟等数字声源直接输出的脉冲编码调制(PCM)数字信号输入，数字功放内设有一个PCM转换为PWM的调制转换装置。D类数字功放的电源利用率可达80％以上,他的延时(相移)约为模拟功放的1/6,但是解调出来的音频信号交越失真较大。

4 D类放大器的电路设计

4.1 D类放大器的组成

D类放大器的架构有对称与非对称两大类，在此讨论的D类功放针对的是对功率、体积都非常敏感的便携式应用，因此采用全电桥的对称型放大器，以充分利用其单一电源、系统小型化的特点。D类放大器一般由积分器、PWM电路、开关功放电路及输出滤波器组成，原理框图如图3所示。

他采用了由比较器和三角波发生器组成的固定频率的PWM电路，用输入的音频信号幅度对三角波进行调制，得到占空比随音频输入信号幅度变化的方波，并以相反的相位驱动上下桥臂的功率管，使功率管一个导通时另一个截止，再经输出滤波器将方波转变为音频信号，推动扬声器发声。采用全桥的D类放大器可以实现平衡输出，易于改善放大器的输出滤波特性，并可减少干扰。全桥电路负载上的电压峰峰值接近电源电压的2倍，可采用单电源供电。实现时，通常采取2路输出脉冲相位相反的方法。其输出电压是叠加变大的，经过低通滤波器后，仍存在较大的负载电流，特别当滤波器设计不好时，流过负载的电流就会更大，从而导致负载损耗大，降低放大器效率。

4.2 改进型D类功率放大器电路设计

4.2.1 脉宽调制电路(PWM)设计

H全桥电路如图4所示。

采取改进的PWM调制方案：零信号输入时2路输出的PWM 同相，负载上的电压为0，当输入信号为正时，第一路输出脉冲的占空比大于50％，另一路输出脉冲的占空比小于50％ ，当输入信号为负时，第一路输出脉冲的占空比小于50％，另一路输出脉冲的占空比大于50％。

当一路信号确定时，改进PWM方案的第二路输出与传统PWM方案的第二路输出相差了半个周期。采用这种PWM方法能够抑制零信号输入时的静态损耗，从而有利于放大器效率的提高。

4.2.2 改进全桥PWM方案的模拟实现方法

采用改进PWM方案的全桥D类功率放大器结构中,PWM控制器是以音频信号为基准信号，对高频(300 kHz)的三角波进行调制，得到脉冲宽度随音频幅度变化的脉冲信号。比较器可采用高速比较器实现，其反相输入端接高频三角波，同相输入端则分别接输入电压放大器输出的相位相反的音频信号。当输入音频信号电压为0时，输出两路占空比为50％的脉冲波；输入信号电压为正时，一路输出为占空比大于50％的脉冲波，另一路输出为占空比小于50％的脉冲波；输入信号电压为负时，情况则相反。该方案在全国大学生电子设计竞赛高效率音频功率放大器的设计中得到了很好的应用[1]。实践表明，该系统性能优良，并降低了对滤波器性能的要求。

4.2.3 改进全桥PWM 方案的数字实现方法

采用基于CPLD的数字方法来实现改进的全桥PWM方案，其PWM变换器结构框图如图5所示。

当输入不同的脉宽数据D8～D0时，变换器输出不同脉宽的PWM1和PWM2信号。时钟信号经512进制计数器得到进位脉冲C0和Cy2(延时C0半个周期)，用以决定PWM信号的频率，其上升沿将D触发器Q端置1；512进制计数器的数值从0开始不断递加，当计数值与输入脉宽寄数值相等时，比较器输出一个负脉冲，将触发器C清0。这样实现了与输入脉宽数据相对应的PWM信号的输出。在电路的实现中，可利用2路PWM输出存在的规律性，以减少所需的电路资源。将9 b数值比较器拆分成8 b比较器和1 b比较器，这样2路PWM输出可共用8 b比较器，只是高位比较器的比较量不同，因为PWM2的清0时刻比PWM1的清0滞后了半个周期。

5 结 语

D类放大器是目前音频播放器的非常有前途的发展方向,他更好地适应了便携式电子音频设备对功率放大器的高效率,低失真的的发展要求。

本设计采用全桥改进PWM 方案实现的D类放大器具有效率高、降低滤波器要求等特点。采用CPLD实现改进的全桥PWM方案，并结合DSP实现串并转换、数字插值和噪声整形等处理，可实现高保真的音频放大器，设计的数字功率放大器可对数字音源输出的音频信号进行直接放大，为数字音源和功率放大的整合提供了完整的解决方案。

参考文献

［1］全国大学生电子设计竞赛组委会.五届全国大学生电子设计竞赛获奖作品选编[M].北京：北京理工大学出版社，2003.

［2］丁明.实作D类功率放大器[J].无线电与电视,2002(2)：29-32.

［3］韩宪柱.数字音频技术及应用[M].北京:中国广播电视出版社，2003.

第7篇：高低频电路设计与制作范文

【关键词】热电厂；吸风机；高压变频器；调速；节能；改造

在现阶段，低碳节能观念不断深入人心，政府逐渐重视高耗能企业管理，严格规范了企业高耗能设备系统技术的改造，以期最大限度地降低能耗。目前，在节能低碳背景下，仪化热电厂企业必须要重视设备技术改造，尤其是锅炉风机，由于其耗电量大，且引风机、一次风机、二次风机风量负荷变动大，故要积极调节风机挡板，实现风量控制。因此，必须要完善风机挡板截流调节方法，降低风机挡板截流损失量，减少高压电机耗电量。

1、仪化热电厂吸风机高压变频调速节能改造整体调速方案

1.1高压变频器调速 高压变频器主要采用了现代通信技术、计算机控制技术、电力电子技术，并综合了电机拖动、高压电气等领域的技术，具有多方面的优势。具体而言，主要表现在以下几个方面：（1）变频器利用液晶显示数字界面，可对触摸式面板进行调整，提示电机转速、电流、电压、频率等指标变化状况，进而观察电机实时状态；（2）高压变频器具有高频率分辨率与调速精度，以生产工艺工况要求为切入点，可达实际需求；（3）高压变频器主要采用国际通用外部接口，可连接工控机、可编程控制器等仪表，并结合原设备控制回路，形成闭环系统。譬如原DCS系统可达联锁控制、数据交换目的；（4）高压变频器异地、就地操作功能显著，在互联网作用下，可达远程监控目的；（5）工业电气保护功能、电力电子保护功能显著，在变频器突遇故障时可确保其安全运行；（6）具有软制动、软启动功能，一般启动时电流较电机额定电流低，具有连续调节性；（7）配件损耗低，对设备使用寿命具有延长作用，劳动生产效率高。

1.2串级调速 串级调速可对转差功率进行回收，调速效率高，但也存在较大缺陷。具体来讲，主要体现在六个方面：（1）串级不适用鼠笼型异步电机；（2）无软起动功能，启动过程复杂，电流大，调速范围存在局限性；（3）调速响应较慢，闭环控制难以实现；（4）功率因数低、效率差，与转速无直接关联性；（5）与DCS、PLC等系统的配合度低，对整体自动化程度的提高不具影响意义；（6）谐波污染较大，易干扰电网运行。

1.3液力偶合器调速 液力偶合器调速作为一种低效调速方式，调速范围具有一定的局限性，一般高速丢转占8%左右，转差损耗相对较大，与额定功率相比较，仅占14%左右。同时，其效率与速度呈正相关，低速线性度差、精度低、响应慢、装置大，改造难度较大。另外，软启动难以实现。当出现偶合器故障时，运行切换难度大，维护费用高，与装置整体自动化水平要求不符。由此可见，在现阶段，仪化热电厂应多以高压变频调速为主。

2、仪化热电厂吸风机高压变频器系统设计方案

针对热电厂锅炉吸风机而言，在变频调速节能改造过程中，可应用一拖一手动旁路设计方案。具体来讲，主要是指采用一台设备，并匹配一台容量为110%的变频器，基于综合利用工频旁路系统的前提下，若变频器出现故障，可对设备进行切换，促使电网正常运行（详见图1）。就高压变频装置来讲，应用一拖一手动旁路设计方案，主要由高压隔离开关（包括QS3、QS2、QS1）、电动机（M）、高压开关（QF）组成。QS2与QS3间具有一定的机械互锁逻辑，无法同步闭合。当运行变频时，必须要断开QS3，闭合QS1、QS2；当运行工频时，要同时断开QS1、QS2，闭合QS3。

3、仪化热电厂吸风机高压变频调速技术改造

3.1高压变频器基本设计参数 本文主要以仪化热电厂1#炉甲吸风机为调速改造设备对象，其基本设计参数如下：（1）型号：JOW；（2）电压：6kV；（3）功率：260kW；（4）接法：Y；（5）定子电流：32A；（6）绝缘等级：B；（7）转速：742r/min。随着高压变频器技术的不断发展，其较进口高压变频器而言，价格相对低廉。在高压变频调速改造过程中，本文坚持设备性价比最优原则，采用国产高压变频器。

3.2高压变频器系统主回路设计 高压变频器主要组成部分包括四个方面：一是切换柜，二是移相变压器，三是功率单元柜，四是控制柜。在配电侧，切换柜提供了移相变压器柜、配电系统隔离开关及工频变频转换功能，输入6kV电源，在QS1刀闸作用下，转移6kV三相高压配电，促使其在移相变压器柜上。功率单元柜三相变频输出为切换柜的另一路输入，基于QS2刀闸作用下输出并接电机。此外，6kV三相高压配电可与电机线相连接，QS2、QS3刀闸可达互锁目的。控制柜经由切换柜装获取实际电流信息、输入电压。移相变压器柜内存在移相变压器，而移相变压器主要应用干式结构与移相延边三角形接法，以三相高压电为输入对象，以三相低压信号为输出对象，对变压器各相温度进行调节，故障跳闸与温度过热告警功能显著。功率单元柜主控放置功率单元，以移相变压器为输出对象。而主控柜主控各个功率单元动作，以三相电压为输出对象。控制柜利用UPS电源供电，输入信号包括电流、电压检测信号、移相变压器温度信号等。

3.3高压变频器控制设计 本文在吸风机高压变频改造过程中，在1#炉DCS系统中，主要接入转速控制信号、变频器启停控制、转速反馈信号，并在DCS系统中接入报警故障信号，其中联动跳闸信号被接入到电源开关控制回路中。

4、仪化热电厂吸风机高压变频调速节能改造效益探究

经变频调速改造后运行效果显著，基于挡板风门全开状态下，可实现高精度线性调节，与锅炉工艺调整要求一致。此外，吸风机转速下降150r/min，有助于避免出现轴承、风机叶轮磨损现象，对设备无起动冲击，使用寿命长，1#炉带负荷较之前提高419t左右，吸风机日耗电量降低2800kWh左右，每年大约节约34万元左右。

结束语

综上所述，目前热电厂多采用高压电机，多经高压变频器实现调速，为了减少挡板调节误差，以防出现锅炉负荷大范围波动状况，必须要积极改造高压变频技术，从而增强设备运行效率，以达节能降耗目的。

参考文献

[1]汪书苹，盛明，胡丹.风机泵类高压变频改造的节能分析及计算方法[J].电力自动化设备，2011（03）：117-120.

[2]李树荣.东二风井抽风机高压变频调速节能改造方案[J].工矿自动化，2011（11）：108-110.

第8篇：高低频电路设计与制作范文

基于课程特点以及电子技术的发展，传统的授课方式已不能适应日益发展的技术要求。在多年的教学实践与改革中，本教学中心不断探索，逐渐将现代电子设计自动化技术的新方法、新工具和新手段应用于教学环节。本文以“频率补偿电路”为例，讲述multisim仿真工具、filterlab滤波器设计软件、protel DXP电路设计软件等新工具在电子线路设计课程中的应用。

1 频率补偿电路设计

频率补偿电路是对某传感器电路模块（如图1所示）的高频特性进行补偿，使其-3dB截止频率为50KHz。

图1 传感器电路

经理论分析，该模块的传递函数为：

（1式）

由传递函数可得该系统的零点为（13.2kHz），二重极点为（6.6kHz）。采用零、极对消方式，对该模拟模块的高频特性进行频率补偿，则频率补偿电路的传递函数为：

（2式）

其中f1为频率补偿后系统的-3dB截止频率。

当S=0时，系统传递的为直流量，此时H0（s）=1，可求得K约为18.07

故 （3式）

由3式可知该频率补偿电路可由两个低通滤波电路和一个全通滤波电路并联而成。传递函数分别为为1、、 。由于常数A、B（正或负）的存在，低通滤波和带通滤波电路后还应加入放大或衰减电路（同相或反相）环节。

2 《电子技术课程设计》课程安排及要求

第一阶段：教师讲解整个设计系统要求、各项技术指标的含义，使学生对整个设计有初步了解和认识。同时完成学生的分组，两人一组自愿组合，做好前期准备。

第二阶段：教师系统地讲解整个设计中所需要用到的新技术和新工具，采用专题的方式讲解multisim仿真工具、filterlab滤波器设计软件、protel DXP电路设计软件，并安排学生辅以简单的练习，以达到初步掌握的目的。

第三阶段：学生根据设计内容，查找相关资料，对方案进行具体论证。用filterlab滤波器设计软件按要求设计两个低通滤波器，确定滤波器的电路形式及参数；用multisim仿真工具对各单元电路进行仿真，最终完成整体电路仿真，实现截止频率为50KHz。

第四阶段：学生完成电路板的制作，利用protel DXP电路设计软件完成原理图及PCB板绘制，并且完成PCB的制作及元器件的焊接、调试。

第五阶段：学生完成整个设计系统的整机联调，测试技术指标，完成设计报告。设计报告包括：系统方案论证；各单元电路参数的选择与计算；各单元仿真电路及仿真结果；各单元电路的调试及实际改进的电路图；系统测试结果；全文总结。

通过对“频率补偿电路的设计”这一电子线路设计课题，学生学会了multisim仿真工具、filterlab滤波器设计软件、protel DXP电路设计软件等新工具在电子线路设计中的应用。图3是学生利用multisim仿真工具得到的50KHz截止频率的波特图，图4是利用protel DXP电路设计软件完成了频率补偿电路的PCB板绘制。

由此可见，采用此种教学方法，学生不仅能够很好的使用新工具、新技术，而且清楚的掌握电子线路综合设计的一般方法和设计流程。通过具体设计的实现，能调动学生学习的积极性，加深对理论知识的理解，提高实际解决能力，有利于系统地、科学地培养学生的实际动手能力、工程设计能力及创新设计能力。

图3 multisim仿真50KHz截止频率的波特图

图4 频率补偿电路的PCB板

参考文献：

[1]谢自美.电子线路设计.实验.测试（第二版）[M].华中理工大学出版社.

[2]刘树棠.信号与系统（第二版） [M].西安交大.

[3]尹勇 李林凌.Multisim电路仿真入门与进阶[M].科学出版社.

[4]Filterlab 2.0 user’s guide，Microchip.

[5]马丕明等.一种“电子线路课程设计”教学平台[J].电子电气教学学报，第34卷，第2期，2012，4.

作者简介：

[1]汪文蝶，女，出生年月：1985年9月，硕士，初级实验室，四川师范大学 物理与电子工程学院，主要从事单片机、电子线路设计等研究工作。

第9篇：高低频电路设计与制作范文

关键词： 可控电源；步进电机；89C2051

引言

步进电动机驱动方式主要分为恒压驱动、恒流驱动、细分驱动等，其中恒压驱动是成本最低、最简单的解决方案，但是它的显著缺点是：高频力矩下降较快，无法满足某些应用场合的要求。另外，目前市场上几乎所有的步进电机驱动器都存在着低频热耗散大的缺点。在成本压力较大、对功耗和高低频力矩都有较高要求的情况下，如何取舍是一件很难抉择的事情。

本设计通过一个低成本可控电源，针对控制频率的全程范围，相应输出若干段电压，低频低压、高频高压。同时，在同一频率下采用高低压驱动法，在电机启动时刻提供高电压，力矩保持阶段提供低电压，从而实现了低成本下的高频力矩提升、低频功耗下降的优良效果。

硬件设计

系统硬件电路主要由单片机电路、可控电源电路和步进电机驱动电路构成。单片机采用ATMEL公司的89C2051。实际应用中，用其P1口低4位输出控制信号给可控电源电路，使可控电源输出不同梯次的驱动电压，当控制信号为“0000”时输出电压最低，控制信号为“1111”时输出电压最高，P1口高4位用于输出相序控制信号给四相步进电机驱动电路，单片机根据控制策略决定驱动电压的高低和相序的变化。

可控电源

可控电源部分主要由LM2576-ADJ、缓冲器、电阻、二极管组成，电路如图1所示。图中LM2576-ADJ是一个降压型开关稳压源，其输出电压为：

插电压公式

其中VH为缓冲器输出的高电平电压，VD为二极管结压降，VREF为参考电压，Di为单片机I／O口数字量输出。电路中采用缓冲器是为了提高高电平输出的稳定性和电流驱动能力，权电阻网络在单片机I／O口数字量控制下向VREF节点提供电流从而改变输出电压Vout二极管的作用是防止控制信号为低电平时产生反相电流。本设计采用4位I／O控制信号，形成了4位8级可调电源。

四相步进电机驱动电路

图2所示为四相单极性步进电机驱动电路，主要由MOSFET、续流二极管、电阻组成。单片机I／O口输出信号MA、MB、MC、MD为高电平时，相应的开关管MOSFET导通，Vout向对应的电机绕组供电。电路中为了减小驱动元件的压降，采用了具有低导通电阻特性的MOSFET器件，利用二极管和电阻构成电机绕组的续流回路，避免了MOSFET器件在换相时由于瞬间电压过高而击穿。

控制方案及软件设计

为了实现高频力矩提升、低频功耗下降的目的，设计中采用了高低压驱动和驱动电压根据频率分段而调整相结合的控制策略。

高低压驱动方案

图3所示为单片机输出的步进电机相序控制信号MA、MB、MC、MD与驱动电压Vout的时序关系。控制相序依次为：ABBCCDDAAB…。图中可见，步进电机每走一步驱动电压首先变高为Uf，然后再变低为UO，即在电机启动时刻提供高电压，力矩保持阶段提供低电压。Uf值高于UO值的目的为了使电机保持较高的动态转矩，经过T1时间后，驱动电压变成UO，以便给电机提供较低的维持转矩所需的电流。T1的值是固定的，当频率较低时T远远大于T1，此时电源输出的平均电压低，功耗也低，电机做的功低。当频率提高时，T减小，一个周期内U0电压在时间轴上所占比例减小，电源消耗的功率增大，电机做功较大，当T小于等于T1时，驱动电压为一个恒定值Uf，从而实现了低频低功耗，高频高能量供给的优化驱动模式，避免了常用驱动电路低频热耗散大的缺点。

根据频率分段调整驱动电压的控制

实际应用中，将工作频率范围分成若干段，不同频率段对应不同的驱动电压值，频率越高驱动电压越大。由于步进电机绕组是感性负载，换相过程中驱动回路电流变化率越大，电机的动态响应速度越快，动态转矩越大。而电流变化率是与驱动电压成正比的。所以本控制方案大大提高了步进电机的高频转矩。

步进电机驱动控制软件

根据上述控制方案，设计了步进电机驱动程序。根据经验值预先建立了不同段频率与相应驱动电压控制码的对应关系表，并存入系统存储器。运行过程中依据当前工作频率，对应出每步周期T，再通过查表确定驱动电压控制代码，并由口P13－P10输出给可控电源，同时口P17－P14输出相序控制信号。另外，驱动电压Uf建立时间T1决定了高压输出在每步驱动中所占的比例，T1时间到，则变成维持电压UO(低压)供电，从而实现了高低压驱动。

应用情况与结果