集成电路设计与工艺精选(九篇)

第1篇：集成电路设计与工艺范文

【关键词】标准CMOS；工艺；肖特基二极管；集成；设计；实现

随着射频无线通信事业的发展和移动通讯技术的进步，射频微波器件的性能与速度成为人们关注的重点，市场对其的需求也日益增多。目前，CMOS工艺是数字集成电路设计的主要工艺选择，对于模拟与射频集成电路来说，选择的途径有多种，例如Si双极工艺、GaAs工艺、CMOS工艺等，在设计中，性能、价格是主要的参考依据。除此以外，工艺的成熟度及集成度也是重要的考虑范畴。

1.概述

对于射频集成电路而言，产品的设计周期与上市时间的缩短都是依赖仿真精确预测电路性能的设计环境的功能。为了使设计环境体现出高效率，精确的器件模型与互联模型是必须要具备的，在设计工具中非常重要，对于射频与模拟技术，器件模型决定了仿真的精度。采用CMOS工艺，在射频集成电路上的应用时间还补偿，也使得在一些模型方面还不完善。对于射频CMOS集成电路而言，对其影响最大的是寄生参数，在低频环境下，由于对这些寄生参数的忽视，往往使电路的高频性能受到影响。肖特基二极管具有自身独特的优势，例如快速开关速度和低正向压降。由于这些优异的高频性能，他们有被广泛应用在开机检测离子和微波网络电路中。肖特基二极管通常制作的款式包括n型或p型半导体金属材料，如砷GaAs和SiC。正向偏置的肖特基二极管的性能是由多数载流子器件，少数载流子主要是确定这些p型或n型二极管的属性。为了改善高频性能和集成电路的电源电压减小到现代集成电路，集成的肖特基二极管是很重要的。但可以用于集成肖特基二极管的过程常常是没有现成的，不能和CMOS电路单片集成。以往根据其设计，在标准CMOS工艺基础上制造出肖特基二极管。在本文中，主要针对集成肖特基二极管的设计及实现进行描述，并且基于成本考虑，该标准CMOS工艺基础上肖特基二极管生产工艺不需要任何修改。所测量的结果也符合要求，在SPICE仿真模型中得到验证。

2.CMOS工艺技术

近几十年，因为CMOS技术的发展，也使得在制造射频集成电路时，采用CMOS技术得以实现。但是，因为CMOS制造工艺通常是以数字电路作为导向。面向数字电路设计的CMOS首先由芯片代工厂研发出来，注重功率耗散与时速。在数字CMOS工艺快速发展成熟以后，在其基础上，通过修改制程与添加掩膜层实现信号的混合及模拟射频CMOS工艺。传统CMOS工艺包含BJTs、MOSFETs以及各种电阻，如扩散电阻、多晶硅电阻及N阱电阻。但是，对于CMOS工艺而言，还应该涵盖各种高频无源器件，例如变容二极管、MIM电容、高Q值电杆及变压器等。同样，作为肖特基二极管来说，也是CMOS工艺技术的重要环节。例如，需要额外高能离子注入形成深注入N阱降低程度耦合与噪声系数。需要注意的是，尽管射频CMOS工艺是基于数字CMOS工艺而来，但其不仅仅是添加几层掩膜来实现高频无源器件，对于器件的性能而言，射频工艺与数字工艺的优化目标是不同的，在进行改进的时候，也有可能与传统的CMOS工艺发生冲突。

3.肖特基二极管的工作原理

之所以金属半导体能够形成对垒，主要原因是由于不同的功函数引起的。将金属的功函数定义为技术费米能级与真空能级间的能量差，表示一个起始能量与费米能级相等的电子由金属内部移向真空中所需要的最小能量。该能量需要克服金属晶格与被拉电子与其它电子间的作用，还有一个作用是用来克服金属表面存在的偶极矩。因此，功函数的大小在一定程度上可以表述电子在金属中被束缚的强度。和金属类似，半导体的功函数也被定义为费米能级与真空能级间的能量差，因为半导体的费米能级通常处于禁带中，禁带中一般没有电子，因此该功函数的定义就可以看做是将电子带导带或者价带移向真空能级需要的平均能量。对于半导体来说，还有一个很重要的参数，就是电子亲和能，表示板代替导带底的电子向外逸出所需要的最小能量。

对于肖特基势垒的形成而言，假设现有一块n型半导体和一块金属，两者具有相同的真空电子能级，假设半导体的功函数比金属的功函数小，同时，假设半导体表面无表面态，那么其能带到表面都是平直的。此时，两者就形成一个统一的电子系统，因为金属的费米能级比半导体的费米能级低，因此半导体中的电子就会流向金属，这样金属表面就会带负点，半导体带正电。所带电荷在数值上是等同的，因此对于整个系统来说，还是保持电中性，从而提高了半导体的电势，降低了金属的电势。如果电势发生变化，所有的电子能级及表面电子能级都会随之变化，使之趋于平衡状态，半导体和金属的费米能级在同一水平上时，电子的净流动不会出现。原来的费米能级的差异被二者之间的电势差进行补偿，半导体的费米能级下降。

4.肖特基二极管的设计和布局

这种设计是基于标准CMOS工艺下，通过MPW在0.35μm工艺中得到实现的。当金属层直接沉积到低掺杂n型或p型半导体区域，形成一个肖特基二极管。当这两种材料彼此接触，由于电势差的存在就会产生一个势垒高度，电子必须克服的电流才能流入。低掺杂的半导体上的金属的阳极和半导体动脉插管，通过欧姆接触在阴极上。在我们的设计中只使用n型肖特基二极管。跨节的Al-Si肖特基二极管如图1所示。

在该设计中，没有出现P+有源区在n阱接触下接触材料是铝面积（等于到dxd）。因此，金属层将直接连接到低掺杂n阱区。其结果是形成了的Al-Si的肖特基二极管接触。对于铸造工艺中需要确定的参数，例如密度、功函数等，只能通过对该区域的肖特基二极管进行控制得以实现，进行二极管的I-V曲线或者其它参数的修改。

根据标准CMOS工艺基础上的肖特基二极管的布局及设计。首先，为了降低肖特基二极管的串联电阻，肖特基和欧姆接触电极之间的距离按照设计规则被设置为最小允许的距离。其次，采用肖特基二极管布局的方法。交织式的布局为每一个串联电阻提供了并联连接的途径，这是肖特基接触的优势所在。

5.所制作的二极管的测定结果

根据MPW，对肖特基二极管的不同部位通过三种交织方法进行标准CMOS工艺下的0.35μm制造，并对测得的结果进行了讨论。

5.1 I-V的功能

基于对串联电阻的考虑，肖特基二极管的IV功能可表示为：

通过拟合公式（3）和所测得的结果，我们可以得到实现SBD的方法，如表1的参数所示。

从表1中可以观察到，随着相互交织的树木的增多，串联电阻的阻值明显的降低。

为实现SBD的测量，势垒高度B的测量的统计结果如图3所示。在所测的90个样本中，SBD1、SBD2、SBD3各30个样本，从而求得实现SBD的势垒高度为0.44eV左右。

击穿电压是4.5V左右，在今后的工作中，在正常的SBD设计与生产中，击穿电压可以延长一些方法的使用，例如在自对准保护环境与SBD的制造过程中，

5.2 C-V的功能

其中，Nd为掺杂浓度的n-阱，Φn是费米能级之间的电位差和导带边缘相等于（EC-Ef）/q。

图4显示了测得的反向偏压为SBD的C-V曲线。

5.3 S参数测量和SBD高频建模

为了测量高频率的S参数设计的设备，每个SBD被放置了有三个探头焊盘。中间信号垫的大小是85μm×85μm和顶部/底部的的地面尺寸是85μm×135μm的。使用GSG探头和网络分析仪，我们可以得到S参数设计的SBD。但是，S参数的直接测量结果包括垫片、金属线和覆盖的寄生电容。对于设计的设备而言，尽管寄生参数是非常小的，但这些寄生参数是绝对不能被忽视的，在计算的时候应该将GSG探头直接测量的S参数减去。在本文所研究的设计中，我们制作两个虚拟的GSG信号垫作为测试装置，假如两个信号垫一个是伪GSG信号垫，一个是SBD信号垫，且两个信号垫同等大小。除此以外的虚拟信号垫都是开放的，这也就是我们所说的开放式信号垫。S参数由哑垫进行测量。接着就可以得到信号垫和金属线的寄生电阻和电容。将这些寄生参数减去，就能够得到S参数的无寄生电阻和电容。将这种方法称之为去嵌入技术。

使用测得的S参数可以抽象为高频模拟SPICE模型。图5显示SBD仿真离子模型的实现。L1和L2显示出的输入和输出串联电感。Ci和Co表示阳极输入输出电容和阴极节点。C1具有相互交织的肖特基二极管的两个端口之间的寄生电容。R1和R2为连接S参数下NWLL到地面下电阻的n-阱的模型。pn二极管反映的寄生虫n阱p-次二极管。在我们的设计中，可以用得到的pn二极管的参数通过标准CMOS工艺0.35μm的SPICE模型。

如图6所示，为S参数SBD1测量和模拟。表2给出了仿真离子模型的参数，频率SBD1从50MHz到40GHz，该模型可以匹配到30GHz的测量结果。

6.结束语

随着无线通讯具有的灵活性和高机动性的特点，其应用越来越广泛，也顺应了市场的需求。由于CMOS工艺在诸多的工艺中最为成熟、成本最低，却功耗最小，因此得到广泛的应用，随着技术的不断成熟，CMOS工艺基础上的肖特基二极管设计及实现也成为现实。也是未来射频集成电路发展的必然趋势。通过MPW在标准CMOS工艺制造的肖特基势垒二极管中的设计应用，可知铝硅接触的势垒高度约0.44eV。通过I-V，C-V和S参数测量可以实现SBD。通过本文所示，SBD设计的优势较为明显，最为显著的是设计成本较低，能够被广泛的应用与商业标准的CMOS工艺中。在以后的工作中，更多的重点将集中在标准CMOS工艺设计的SBD的反向击穿电压和频率范围扩展。

参考文献

[1]张兴杰，张世林，韩磊，郭维廉，侯贺刚，毛陆虹，谢生.标准CMOS工艺新型多晶硅PIN-LED的设计与实现[J].光电子.激光，2013（15）.

[2]孙旭光，张春，李永明，王志华，陈弘毅.超高频无源RFID标签的一些关键电路的设计[J].中国集成电路，2007（5）.

[3]陈鹏飞，陈许建，喻祖华，戴葵，邹雪城.基于标准CMOS工艺的UHF无源通讯电源电路设计与实现[J].固体电子学研究与进展，2012（25）.

[4]孙旭光，张春，李永明，王志华，陈弘毅.超高频无源RFID标签的一些关键电路的设计[J].中国集成电路，2007.

[5]邹勉.安森美半导体集成肖特基二极管的30V MOS-FET问世[J].半导体信息，2010（15）.

[6]姜兰举.肖特基二极管原理及应用[J].电子报，2008（6）.

[7]朱伟钢，张德忠，付红兵.一维轴向有机无机异质结肖特基二极管的制备及性能研究[J].化学学报，2012（28）.

[8]陈刚，陈雪兰，柏松，李哲洋，韩平.4H-SiC外延中的缺陷及其对肖特基二极管的影响[J].半导体技术，2008（31）.

[9]肖新东，张世林，毛陆虹，谢生，陈燕.标准CMOS工艺下单片集成MSM光电探测器的2Gb/s光接收机[J].科学通报，2011（15）.

第2篇：集成电路设计与工艺范文

关键词：半导体可靠性设计

Abstract: the reliability of the semiconductor integrated circuit design is in the whole process of product development, prevention, strengthen the system of management thoughts as the instruction, from line design, layout design, process design, package structure design, evaluation test design, material selection, software design, and adopts various effective measures, and strive to eliminate or control semiconductor integrated circuit under specified conditions and within the time required, all kinds of possible failure mode, thus in the performance, cost, time (research, production cycle) factors on the basis of comprehensive balance, and realize the semiconductor integrated circuit products the reliability indexes provisions.

Keywords: semiconductor design reliability

中图分类号： O471 文献标识码：A文章编号：

1. 可靠性设计应遵循的基本原则

（1）必须将产品的可靠性要求转化成明确的、定量化的可靠性指标。

（2）必须将可靠性设计贯穿于产品设计的各个方面和全过程。

（3）从国情出发尽可能地采用当今国内外成熟的新技术、新结构、新工艺。

（4）设计所选用的线路、版图、封装结构，应在满足预定可靠性指标的情况下尽量简化，避免复杂结构带来的可靠性问题。

（5）可靠性设计实施过程必须与可靠性管理紧密结合。

2. 可靠性设计的基本依据

（1）合同书、研制任务书或技术协议书。

（2）产品考核所遵从的技术标准。

（3）产品在全寿命周期内将遇到的应力条件（环境应力和工作应力）。

（4）产品的失效模式分布，其中主要的和关键的失效模式及其机理分析。

（5）定量化的可靠性设计指标。

（6）生产（研制）线的生产条件、工艺能力、质量保证能力。

3. 设计前的准备工作

（1）将用户对产品的可靠性要求，在综合平衡可靠性、性能、费用和研制（生产）周期等因素的基础上，转化为明确的、定量化的可靠性设计指标。

（2）对国内外相似的产品进行调研，了解其生产研制水平、可靠性水平（包括产品的主要失效模式、失效机理、已采取的技术措施、已达到的质量等级和失效率等）以及该产品的技术发展方向。

(3) 对现有生产（研制）线的生产水平、工艺能力、质量保证能力进行调研，可通过通用和特定的评价电路，所遵从的认证标准或统计工艺控制（SPC）技术，获得在线的定量化数据。

4. 可靠性设计程序

（1）分析、确定可靠性设计指标，并对该指标的必要性和科学性等进行论证。

（2）制定可靠性设计方案。设计方案应包括对国内外同类产品（相似产品）的可靠性分析、可靠性目标与要求、基础材料选择、关键部件与关键技术分析、应控制的主要失效模式以及应采取的可靠性设计措施、可靠性设计结果的预计和可靠性评价试验设计等。

（3）可靠性设计方案论证（可与产品总体方案论证同时进行）。

（4）设计方案的实施与评估，主要包括线路、版图、工艺、封装结构、评价电路等的可靠性设计以及对设计结果的评估。

（5）样品试制及可靠性评价试验。

（6）样品制造阶段的可靠性设计评审。

（7）通过试验与失效分析来改进设计，并进行“设计－试验－分析－改进”循环，实现产品的可靠性增长，直到达到预期的可靠性指标。

（8）最终可靠性设计评审。

（9）设计定型。设计定型时，不仅产品性能应满足合同要求，可靠性指标是否满足合同要求也应作为设计定型的必要条件。

5. 集成电路可靠性设计的基本内容

（1）线路可靠性设计。

线路可靠性设计是在完成功能设计的同时，着重考虑所设计的集成电路对环境的适应性和功能的稳定性。半导体集成电路的线路可靠性设计是根据电路可能存在的主要失效模式，尽可能在线路设计阶段对原功能设计的集成电路网络进行修改、补充、完善，以提高其可靠性。如半导体芯片本身对温度有一定的敏感性，而晶体管在线路达到不同位置所受的应力也各不相同，对应力的敏感程度也有所不同。因此，在进行可靠性设计时，必须对线路中的元器件进行应力强度分析和灵敏度分析（一般可通过SPICE和有关模拟软件来完成），有针对性地调整其中心值，并对其性能参数值的容差范围进行优化设计，以保证在规定的工作环境条件下，半导体集成电路整体的输出功能参数稳定在规定的数值范围，处于正常的工作状态。

线路可靠性设计的一般原则是：1）线路设计应在满足性能要求的前提下尽量简化；2）尽量运用标准元器件，选用元器件的种类尽可能减少，使用的元器件应留有一定的余量，避免满负荷工作；3）在同样的参数指标下，尽量降低电流密度和功耗，减少电热效应的影响；4）对于可能出现的瞬态过电应力，应采取必要的保护措施。如在有关端口采用箝位二极管进行瞬态电压保护，采用串联限流电阻限制瞬态脉冲过电流值。

（2）版图可靠性设计。

版图可靠性设计是按照设计好的版图结构由平面图转化成全部芯片工艺完成后的三维图像，根据工艺流程按照不同结构的晶体管（双极型或MOS型等）可能出现的主要失效模式来审查版图结构的合理性。如电迁移失效与各部位的电流密度有关，一般规定有极限值，应根据版图考察金属连线的总长度，要经过多少爬坡，预计工艺的误差范围，计算出金属涂层最薄位置的电流密度值以及出现电迁移的概率。此外，根据工作频率在超高频情况下平行线之间的影响以及对性能参数的保证程度，考虑有无出现纵向或横向寄生晶体管构成潜在通路的可能性。对于功率集成电路中发热量较大的晶体管和单元，应尽量分散安排，并尽可能远离对温度敏感的电路单元。

（3）工艺可靠性设计。

为了使版图能准确无误地转移到半导体芯片上并实现其规定的功能，工艺设计非常关键。一般可通过工艺模拟软件（如SUPREM等）来预测出工艺流程完成后实现功能的情况，在工艺生产过程中的可靠性设计主要应考虑：1）原工艺设计对工艺误差、工艺控制能力是否给予足够的考虑（裕度设计），有无监测、监控措施（利用PCM测试图形）；2）各类原材料纯度的保证程度；3）工艺环境洁净度的保证程度；4）特定的保证工艺，如钝化工艺、钝化层的保证，从材料、工艺到介质层质量（结构致密度、表面介面性质、与衬底的介面应力等）的保证。

（4）封装结构可靠性设计。

封装质量直接影响到半导体集成电路的可靠性。封装结构可靠性设计应着重考虑：1）键合的可靠性，包括键合连接线、键合焊点的牢固程度，特别是经过高温老化后性能变脆对键合拉力的影响；2）芯片在管壳底座上的粘合强度，特别是工作温度升高后，对芯片的剪切力有无影响。3）管壳密封后气密性的保证；4）封装气体质量与管壳内水汽含量，有无有害气体存在腔内；5）功率半导体集成电路管壳的散热情况；6）管壳外管脚的锈蚀及易焊性问题。

（5）可靠性评价电路设计。

为了验证可靠性设计的效果或能尽快提取对工艺生产线、工艺能力有效的工艺参数，必须通过相应的微电子测试结构和测试技术来采集。所以，评价电路的设计也应是半导体集成电路可靠性设计的主要内容。一般有以下三种评价电路：1) 工艺评价用电路设计。主要针对工艺过程中误差范围的测定，一般采用方块电阻、接触电阻构成的微电子测试结构来测试线宽、膜厚、工艺误差等。2) 可靠性参数提取用评估电路设计。针对双极性和CMOS电路的主要失效模式与机理，借助一些单管、电阻、电容，尽可能全面地研究出一些能评价其主要失效机理的评估电路。3) 宏单元评估电路设计。针对双极型和CMOS型电路主要失效模式与机理的特点，设计一些能代表复杂电路中基本宏单元和关键单元电路的微电子测试结构，以便通过工艺流程研究其失效的规律性。

6. 可靠性设计技术

可靠性设计技术分类方法很多，这里以半导体集成电路所受应力不同造成的失效模式与机理为线索来分类，将半导体集成电路可靠性设计技术分为：1）耐电应力设计技术：包括抗电迁移设计、抗闩锁效应设计、防静电放电设计和防热载流子效应设计；2）.耐环境应力设计技术：包括耐热应力、耐机械应力、耐化学应力和生物应力、耐辐射应力设计；3）稳定性设计技术：包括线路、版图和工艺方面的稳定性设计。

第3篇：集成电路设计与工艺范文

【关键词】集成电路版图；SN7400；逆向解析

1.引言

随着我国微电子产业的蓬勃发展，集成电路自主设计需求迅速增加[1][2]。集成电路设计分为正向设计和逆向设计[3]。正向设计是根据芯片的功能要求设计电路，仿真验证后进行版图设计，再进行设计规则检验、电路和版图比较检验，最后进行后仿真检验。逆向设计是首先对已有的芯片采用化学方法进行分层拍照和提取纵向参数。从版图照片上提取电路，仿真验证后，根据现有的工艺条件，借鉴解析版图进行版图设计，最终达到指标要求[4]。集成电路版图设计是科学性和艺术性的结合，需要长期的实践才能设计出优秀产品，为了节约成本和学习先进经验，经常需要研究性能优良芯片的版图结构，相互借鉴，提高产品质量。

本文对SN7400芯片进行了逆向解析，通过研究掌握了该芯片的设计思想和单元器件结构，对于双极型集成电路设计是十分有益的。

2.芯片分层拍照

本文解析的SN7400芯片是双列直插式塑料封装，共14个管脚，包含四个二输入与非门。根据芯片编号规则判断为双极工艺制造。

首先将芯片放到浓硝酸中加热去掉封装，用去离子水冲洗、吹干后在显微镜下拍照铝层照片。再将芯片放到盐酸溶液中漂洗去掉铝层，用去离子水冲洗、吹干后放到氢氟酸溶液中去掉二氧化硅层，经去离子水冲洗、吹干后用染色剂染色，杂质浓度高部分颜色变深，冲洗、吹干后在显微镜下对去铝层（有源层）芯片拍照[5]。

采用图形编辑软件分别对两层照片进行拼接，获得版图照片。

3.单元结构

有铝层和去铝层照片表明芯片四个二输入与非门结构相同，只要分析一个与非门即可。该芯片一个二输入与非门无铝版图照片如图1所示。其中1A和1B为输入端，1Y为输出端。

该芯片是P衬底和N外延层，与非门主要由NPN晶体管、电阻和二极管构成。NPN晶体管结构如图2所示。

图2（a）和（b）分别为纵向NPN晶体管版图和剖面图。纵向NPN晶体管由于性能比PNP晶体管好，因此是双极工艺的主要使用晶体管。隔离区为P+注入，采用结隔离技术，隔离区接低电平，保证隔离区反偏[6]。图2（c）为二发射极NPN晶体管版图，作为与非门的输入端，这种设计既减少了面积又提高了输入晶体管匹配度。图2（d）为隔离岛合并器件版图，是由一个NPN晶体管、一个二极管和一个基区电阻构成，该设计减少了版图面积和寄生参数。

图3为电阻和二极管版图。图3（a）为基区电阻的版图，集成电路电阻的阻值是通过方块电阻计算的，基区方块电阻典型值为100～200Ω/，电阻越长阻值越大，电阻越宽阻值越小。图3（b）为二极管版图，外延层隔离岛为N区，隔离区为P区。

4.电路图和仿真

根据SN7400芯片的铝层和去铝层版图照片提取了一个二输入与非门电路如图4（a）所示。采用Pspice软件对电路图进行瞬态仿真，其中电源电压为5V，输入信号高电平为3.5V，低电平为0.2V，仿真结果如图4（b）所示。结果表明该电路实现了与非门的逻辑功能，电路提取正确。

5.结论

本文采用化学方法对SN7400芯片进行了分层拍照，提取了电路图，仿真验证正确。从芯片的版图分析，该芯片采用NPN晶体管、PN结二极管和基区电阻等器件单元，四个与非门版图一致且对称布局。该芯片采用典型的双极工艺，为了节省面积采用共用隔离区方法，为提高匹配度采用多发射极晶体管。电路为典型的TTL与非门电路。该芯片的版图布局体现了设计的合理性和科学性。

参考文献

[1]雷瑾亮，张剑，马晓辉.集成电路产业形态的演变和发展机遇[J].中国科技论坛，2013，7：34-39.

[2]汪娣娣，丁辉文.浅析我国集成电路布图设计的知识产权保护——我国集成电路企业应注意的相关问题[J].半导体技术，2003，28：14-17.

[3]朱正涌，张海洋，等.半导体集成电路[M].北京：清华大学出版社，2009.

[4]曾庆贵.集成电路版图设计[M].北京：机械工业出版社， 2008.

[5]王健，樊立萍.CD4002B芯片解析在版图教学中的应用[J].中国电力教育，2012，31：50-51.

[6]Hastings，A.模拟电路版图的艺术[M].北京：电子工业出版社，2008.

作者简介：

王健（1965—），男，辽宁沈阳人，硕士，沈阳化工大学信息工程学院副教授，研究方向：微机电系统设计。

第4篇：集成电路设计与工艺范文

 

1CDIO工程教育理念

 

CDIO工程教育模式，是由美国麻省理工学院、瑞典皇家工学院等四所大学共同创立的工程教育改革模式。是近年来国际工程教育改革的最新成果，CDIO是构思(Conceive)、设计(Design)、实施(Implement)、运作(Operate)4个英文单词的缩写，以产品从研发到运行的生命周期为载体让学生以主动的、实践的、与课程之间有机联系的方式学习掌握知识&-4。迄今已有几十所世界著名大学加入了CDIO国际组织，这些学校采用CDIO工程教育理念和教学大纲开展教学实践，取得了良好的效果。

 

2存在的问题与课程建设思想

 

微电子技术研究的中心问题是集成电路的设计与制造,将数以亿计的晶体管集成在一个芯片上。微电子技术是信息技术的基础和支柱，是21世纪发展最活跃和技术增长最快的高新科技，其产业已超过汽车工业，成为全球第一大产业。微电子工艺课程主要介绍微电子器件和集成电路制造的工艺流程，平面工艺中各种工艺技术的基本原理、方法和主要特点。其课程建设思想是使学生对半导体器件和半导体集成电路制造工艺及原理有一个较为完整和系统的概念，掌握当前微电子芯片制作的工艺流程、主要设备、检测方法及其发展趋势^7]。

 

但目前该课程教学中存在较多问题，教学效果不佳，主要有如下几点：(1)教材陈旧，没有较适合的双语教材，难以适应跨国际的微电子制造工艺新技术的快速发展;(2)教学内容信息量大，在教学时间短、内容多的情况下，教师难以合理安排教学进度;(3)在课程设置上重理论轻实践，技术性和实践性的内容较少，与迅速发展的工业实际脱节;(4)教学方法单一,理论联系实际不紧密，不利于学生课堂积极性的提高与创造性的发挥“5)实践教学环境较差，由于微电子工艺设备十分昂贵，有待加强高校精密贵重仪器设备和优质实验教学资源共享平台和运行机制的建设;(6)教评形式单一，忽略了实践教学与考核，致使大多数学生只是死记硬背书本知识的学习方式来应付考试。

 

3微电子工艺的课程建设

 

3.1教材选取及教学内容改革

 

本课程教材选用经历了《芯片制造一半导体工艺制程实用教程》、《现代集成电路制造工艺原理》到目前的首选教材：国外电子与通信教材系列中，美国MichaelQiurk和JulianSerda著《半导体制造技术》韩郑生的中文翻译本。该书不仅详细介绍芯片制造中的每一关键工艺，而且介绍了支持这些工艺的设备以及每一道工艺的质量检测和故障排除;并吸收了当今最新技术资料，如用于亚0.25pm工艺的最新技术:化学机械抛光、浅槽隔离以及双大马士革等工艺;内容丰富、全面、深入浅出、直观形象、思考习题量大，并附有大量的结构示意图、设备图和SEM图片，学生很容易理解，最主要的相对前两本教材,它更加突出实际工艺，弱化了较抽象的原理。

 

教学内容上采取调整部分章节，突出教学重点，并适当增减部分教学内容。本课程的目的是使学生掌握半导体芯片制造的工艺和基本原理，并具有一定的工艺设计和分析能力,课程仅32学时，而教材分20章,600页，所以教师需要精选课堂授课内容。从衬底制备、薄膜淀积、掺杂技术到图形加工光刻技术以及布线与组装,所涉及的概念比较多，要突出重点：薄膜淀积(氧化、蒸发、溅射、MOCVD和外延等)，光刻与刻蚀技术、掺杂技术，需章节调整系统整合;对非关键工艺的5~8章(介绍半导体制造中的化学药品、污染及缺陷等内容)只作为学生课后自学阅读。第2章的半导体材料特性已在“固体物理”课程中详细介绍，第3章的器件技术已在‘‘半导体物理“晶体管原理”课程中介绍，第20章装配与封装会在“集成电路封装与测试”课程中介绍，故无需重复讲解。将第9章集成电路制造工艺概况放在后面串通整过工艺讲解，即通过联系单项工艺流程,具体分析讲解典型的CMOS芯片制造工艺流程,如由n-MOS和p-MOS两个晶体管构成的CMOS反相器，这样能够加深对离子注入、化学气相淀积、光刻关键技术、集成电路的隔离技术以及VLSI的接触与互连技术等内容的理解。

 

另一方面，指导学生查阅相关资料，对教材内容作必要的补充，微电子工艺技术的发展迅速，因此需要随时跟踪微电子工艺的发展动态、技术前沿以及遇到的挑战。特征尺寸为45nm的集成电路已批量生产，高K介质/金属栅层叠结构、应变硅技术已采用。而现有的集成电路工艺教材很少能涉及到这些新技术，为了防止知识陈旧，应多关注集成电路工艺的最新进展，尤其是已经投入批量生产的工艺技术，及时将目前主流的工艺技术融入课程教学中。

 

3.2教学方法的改革

 

(1)开发多媒体工艺教学软件，利用多媒体技术，将动画、声音、图形、图像、文字、视频等进行合理的处理，利用大量二维和三维的多媒体图片、视频来展示和讲解复杂的工艺构造过程。开发图文声像并茂的微电子工艺多媒体计算机辅助教学软件，给学生以直观、清楚的认识，有助于提高教学质量。

 

(2)微电子工艺综合共享实验平台建设，集成电路的制造设备价格昂贵，环境条件要求苛刻，运转与维护费用很大，国内仅部分高校拥有集成电路工艺试验线或部分实验分析设备。按照有偿服务或互惠互利原则共享设备仪器资源，创建各院校之间和与企业之间的“微电子工艺综合共享实验平台”可极大的提高集成电路工艺及其实验课程教学效果，即解决了一些院校资金短缺问题，同时也部分补偿了大型设备的日常使用和维护费用问题。其综合共享实验平台包括金属有机化合物MOCVD沉积技术、分子束外延、RF射频磁控溅射、XPS、XRD及AFM分析测试、光刻、离子注入等涉及投资巨大的仪器设备实验项目。

 

(3)拓展实践能力的校企合作，让学生带着理论知识走进企业的真实工程环境，探索利用企业先进的工艺线资源进行工艺实验教学与参观实习6-9]。参观实习能够使学生对集成电路的生产场地,超净环境要求具有深刻的感性认识，对单晶硅制造流程、芯片制造工艺过程以及芯片的测试和封装的了解也更加系统和全面。同时利用假期安排学生去企业实习，让学生参与企业的部分生产环节，亲身感受实际工艺生产过程，增加学生对企业的了解，也利于企业选拔优秀学生。

 

(4)工艺视频与工艺实验辅助教学，由于微电子工艺内容与生产密切结合，不能单靠抽象的书本知识教学，对于学生无法了解到的一些工艺实验与设备，可通过录像教学来补充。本学院购置了清华大学微电子所的集成电路工艺设备录像与多媒体教学系统，结合国外英文原版的工艺流程视频,通过工艺视频把实际工艺流程、设备和设备操作等形象地展示在课堂。多媒体教学系统提供了氧化、扩散和离子注入三项工艺设备操作模拟，可使学生身临其境地对所学的基本工艺进行简单的模拟。同时结合课堂教学开设半导体平面工艺实验，主要包括以：氧化、光刻、扩散、蒸铝、反刻、划片、装架、烧结、封装。实验以教师讲解与学生动手相结合，既培养了学生的实际动手能力，又使学生掌握了科学分析问题的方法，激发了学生的学习兴趣,加深学生对课堂理论知识的理解。

 

3.3多元化的考核评价体系

 

对学生的考核是对其具体学习成果的度量，也是检验教学改革成效的重要手段，为了更科学合理的考核学生，我们建立了多元化的更加注重过程参与的考试评价体系，降低了期末考试在总成绩中所占比例，最大限度避免学生靠死记硬背来应付考试和学生创新思维被抑制、高分低能现象产生。这种多元化、过程性的成绩评定方法，强调知识的积累与构建过程，消除了学生重理论轻实践,考前死记硬背应付考试的弊病。总评成绩由平时成绩和期末考试成绩两部分构成。但加大平时成绩的权重,平时成绩即包括了作业与考勤，还包括综合性实验成绩、设计仿真、国外工艺视频翻译、专题小论文和专题PPT论坛团队成绩等。同时在期末考题中增加openanswerquestion型、工艺过程设计型题目110-11。

 

4结语

第5篇：集成电路设计与工艺范文

>> 28纳米工艺将在我国持续更长时间，中高联合创新实现28nm量产 台积电宣布量产28nm晶圆 28nm迈向主流 满足28nm工艺下的低功耗需求 28nm工艺最强卡AMD Radeon Pro Duo 引领28nm FPGA“智”造时代 28nm异构知识型处理器 赛灵思:FPGA 28nm时代正式到来 从90nm到28nm回顾GEFORCE显卡进化之路 华力微与联发科合作28nm通信芯片流片成功 高速PCB仿真技术应用于28nm FPGA系统设计技术分析 Altera:28nm SoC FPGA代表嵌入式设计的未来 博通公司推出业界首款28nm异构知识型处理器 对我国创业板最初28家公司的资本结构分析 发改委:我国的28个省份完成2009年节能目标 28年28金 在PLC中如何实现长时间的计时控制 发展循环经济实现我国西部可持续发展 实现我国海洋经济可持续发展的政策路径探析 如何实现我国铁矿石资源的可持续发展 常见问题解答 当前所在位置：

关键词：28纳米；集成电路；制造；工艺

DOI：10.3969/j.issn.1005-5517.2015.10.007

不久前，赛迪顾问了《中国IC 28纳米工艺制程发展》白皮书。白皮书指出，随着28纳米工艺技术的成熟，28纳米工艺产品市场需求量呈现爆发式增长态势：从2012年的91.3万片到2014年的294.5万片，年复合增长率高达79.6%，并且这种高增长态势将持续到2017年。白皮书明确表示，28纳米工艺将会在未来很长一段时间内作为高端主流的工艺节点。考虑到中国物联网应用领域巨大的市场需求，28纳米工艺技术预计在中国将持续更长时间，为6～7年。

具体来看，纵观IC（集成电路）50年来的发展历程，自发明以来所取得的成功和产品增值主要归功于半导体制造技术的不断进步。工艺技术持续快速发展（图1），现有技术不断改进，新技术不断涌现，带动了芯片集成度持续迅速提高，单位电路成本呈指数式降低。因此综合技术和成本等各方面因素，28纳米都将成为未来很长一段时间内的关键工艺节点。

从工艺角度，与40纳米工艺相比，28纳米栅密度更高、晶体管的速度提升了大约50%，而每次开关时的能耗则减小了50%。此外，目前28纳米采用的是193纳米的浸液式方法，当尺寸缩小到22/20纳米时，传统的光刻技术已无能为力，必须采用辅助的两次图形曝光技术（doublepatterning，简称为DP）。然而这样会增加掩膜工艺次数，从而致使成本增加和工艺循环周期的扩大。这就造成了20/22纳米无论从设计还是生产成本上一直无法实现很好的控制，其成本约为28纳米工艺成本的1.5-2倍左右。

从市场需求角度，因为成本等综合原因，14/16纳米不会迅速成为主流工艺，因此，28纳米工艺将会在未来很长一段时间内作为高端主流的工艺节点（图2和表1）。

关于中国28纳米工艺制程现状，自45纳米工艺技术于2011年被攻克之后，以中芯国际（SMIC）为代表的IC制造企业积极开展28纳米工艺技术的研发。中芯国际的28纳米生产制程经过几百人研发团队和近三年时间，于2013年底实现产品在上海试生产。2015年9月，中芯国际28纳米工艺产品将基本上实现量产。首先量产的将是PolySiN工艺，下一步集中在HKMG工艺。

SMIC-高通进行了联合创新

这次中芯国际的28纳米成功量产，离不开Qualcomm（高通）的鼎力支持，双方（Foundry与fabless厂商）的合作具有典型意义和示范作用。高通拥有众多关于半导体工艺和设计的领先技术。作为双方28纳米制程工艺合作的一部分，高通为中芯国际提出实际的产品需求。这对帮助中芯国际利用、改进和完善其生产能力，打造出高良品率、高精确度的世界级商用产品至关重要。同时，协同技术创新也有利于中芯国际建立世界级的28纳米工艺设计包（PDK），可以帮助高通以外的其它设计企业对中芯国际28纳米工艺树立信心。

赛迪顾问总裁李树称，今年是十二五计划的收官之年，按照规划，我国制造的领军企业――中芯国际要完成28nm的量产项目。在2014年下半年，高通公司开始与中芯国际合作，帮助其在28纳米上圆满突破。

资料显示，2014年高通与中芯国际宣布了将双方的长期合作拓展至28纳米晶圆制造。中芯国际藉此成为中国内地第一家在最先进工艺节点上生产高性能、低功耗手机处理器的晶圆代工企业。仅仅一年多时间，中芯国际28纳米芯片组实现商用：而在2015年9月，中芯国际、国家集成电路产业投资基金股份有限公司和高通宣布达成向中芯长电半导体有限公司投资的意向并签署投资意向书，投资总额为2.8亿美元。如本轮拟进行的投资一旦完成，将帮助中芯长电加快中国第一条12英寸凸块生产线的建设进度，从而扩大生产规模，提升先进制造能力，并完善中国整体芯片加工产业链。

从高通角度，业内人士普遍认为，其也将从“中高联合创新模式”中获得巨大裨益。与中芯国际深度合作，使高通增加了一个28纳米生产合作伙伴，该模式也可帮助高通更接近中国市场客户，更好地满足中国市场及客户的需求；而当下，中国物联网市场也正孕育巨大市场机会，高通曾在多个场合强调其技术正试图“拓展互联网边界”，业界认为与中芯国际等国内企业的合作，对于高通抓住和实现未来万物互联的机遇至关重要。

“联合创新”模式值得推广

中国集成电路产业需要模式创新。传统IDM（集成器件制造商）模式（图4）的高生产运营成本制约了技术创新，同时技术进步难度大，产能和市场难以匹配：与此同时，行业分工模式导致工艺对接难度加大，Foundry（晶圆代工厂）（图5）的标准化工艺研发不利于满足客户特色需求，各Foundry厂工艺不统一增加了Fabless（IC设计公司）的适配难度，两种模式均不能满足中国集成电路行业的未来发展需求。

而IC设计公司和晶圆代工厂的“联合创新”模式更值得推崇。联合创新模式是一种分工基础上的紧密合作，是一种产业结构上的虚拟再整合，有利于加快Foundry工艺进步速度，有助突破产业发展瓶颈，提高Fabless工艺适配能力，提升产品性能优化空间。

因此，“‘中高联合创新’正推动中国28纳米走向成熟，也开启了IC产业发展新模式。”作为全球领先的无晶圆半导体厂商，高通是少数几家能够以规模化和技术资源支持半导体代工厂开发及成熟化领先制程工艺的厂商，并且高通秉承开放的胸怀，与中国代工厂真诚合作。

现在是一个开放、合作、共赢的时代，此前英特尔和紫光/展讯、瑞芯微合作，高通和华为、中芯国际合作共推14nm，IBM成立OpenPOWER基金会、在华建立POWER技术产业联盟等，无不体现了这种理念。本土企业也应该抓住国家重视集成电路产业的时代机遇，与上下游合作伙伴甚至同业合作，提升技术水平和市场规模。

参考文献：

【1】魏少军，中国集成电路产业的差距在哪？电子产品世界，2014（9）：19

【2】郑小龙，打造合作共赢面向世界的创新模式，电子产品世界，2015（4）：22

【3】王莹，晶圆制造人才告急，校企联动与在职培训缺一不可，电子产品世界，2014（7）：18

第6篇：集成电路设计与工艺范文

改革开放以来，经过大规模引进消化和90年代的重点建设，目前我国半导体产业已具备了一定的规模和基础，包括已稳定生产的7个芯片生产骨干厂、20多个封装企业，几十家具有规模的设计企业以及若干个关键材料及专用设备仪器制造厂组成的产业群体，大体集中于京津、沪苏浙、粤闽三地。

我国历年对半导体产业的总投入约260亿元人民币（含126亿元外资）。现有集成电路生产技术主要来源于国外技术转让，其中相当部分集成电路前道工序和封装厂是与美、日、韩公司合资设立。其中三资企业的销售额约占总销售额的88%（1998年）。民营的集成电路企业开始萌芽。

设计：集成电路的设计汇集电路、器件、物理、工艺、算法、系统等不同技术领域的背景，是最尖端的技术之一。我国目前以各种形态存在的集成电路设计公司、设计中心等约80个，工程师队伍还不足3000人。2000年，集成电路设计业销售额超过300万元的企业有20多家，其中超过1000万的约10家。超过1亿的4家（华大、矽科、大唐微电子和士兰公司）。总销售额10亿元左右。年平均设计300种左右（其中不到200种形成批量）。

现主要利用外商提供的EDA工具，运用门阵列、标准单元，全定制等多种方法进行设计。并开始采用基于机构级的高层次设计技术、VHDL，和可测性设计技术等先进设计方法。设计最高水平为0.25微米，700万元件，3层金属布线，主线设计线宽0.8-1.5微米，双层布线。[1]目前，我国在通信类集成电路设计有一定的突破。自行设计开发的熊猫2000系列CAD软件系统已开发成功并正在推广。这个系统的开发成功，使我国继美国、欧共体、日本之后，第四个成为能够开发大型的集成电路设计软件系统的国家。目前逻辑电路、数字电路100万门左右的产品已可以用此设计。

前工序制造：1990年代以来，国家通过投资实施“908”、“909”工程，形成了国家控股的骨干生产企业。其中，中日合资、中方控股的华虹NEC（8英寸硅片，0.35-0.25微米，月投片2万片），总投资10亿美元，以18个月的国际标准速度建成，99年9月试投片，现已达产。该工程使我国芯片制造进入世界主流技术水平，增强了国内外产业界对我国半导体产业能力的信心。

在前8家生产企业中，三资企业占6家，总投资7.15亿美元，外方4.69亿美元，占66%.目前芯片生产技术多为6英寸硅片、0.8-1.5微米特征尺寸。7个主干企业生产线的月投片量已超过17万片，其中6～8英寸圆片的产量占33％以上。

目前这些企业生产经营情况良好。2000年，七个骨干企业总销售额达到56亿元人民币，利润7.5亿元，利润率达到13%.同年全国电子信息产业总销售额5800亿元人民币，利润380亿，利润率6.5%.

封装：由于中国是目前集成电路消费大国，同时国内劳动力、土地资源价格相对便宜，许多国外大型集成电路生产企业在中国建立了合资或独资集成电路封装厂。

国内现有封装企业规模都不大，而且所用芯片、框架、模塑料等也主要靠进口，因此大量的集成电路封装产品也只是简单加工，技术上与国际封装水平相差较远。主要以DIP为主，SOP、SOT、BGA、PPGA等封装方式国内基本属于空白。

集成电路封装业在整个产业链中技术含量最低，投入也相对较少（与芯片制造之比一般为10：1）。我国目前集成电路年封装量，仅占世界当年产量的1.8%～2.5%，封装的集成电路仅占年进口或消耗量的13%～14.4%，即中国所用85%以上的集成电路都是成品进口。

2000年，我国集成电路封装业的销售收入超过130亿元，其中销售收入超过1亿元的14家，全年封装电路近45亿块，其中年封装量超过5亿块的5家。

材料、设备、仪器：围绕6英寸芯片生产线使用的主要材料（硅单晶、塑封料、金丝、化学试剂、特种气体等）、部分设备（单晶炉、外延炉、扩散炉、CVD、蒸发台、匀胶显影设备、注塑机等）、仪器（40MHz以下的数字测试设备、模拟测试设备及数模混合测试设备）、部分仪器（40MHz以下的数字测试设备、模拟测试设备及数模混合测试设备）国内已能提供。

芯片制造设备，我国只具备部分浅层次设计制造能力，如电子45所已有能力制造0.5微米光刻机等。

半导体分立器件：2000年，全年分立器件的销售额60亿，产量341亿只。

供需情况和近期发展形势

20世纪90年代，我国集成电路产业呈加速发展趋势，年均增长率在30%以上。2000年，我国集成电路产量达到58.8亿块，总产值约200亿人民币（其中设计业10亿，芯片制造56亿，封装130亿）。如果加上半导体分立器件，总产值达到260亿元。预计2001年，集成电路产量可达70亿块。

2000年，全球半导体销售额达到1950亿美元，我国半导体生产从价值量上看，占世界半导体生产的1.6%（含封装、设计产值），从加工数量看占全世界份额不足1%（美国占32%，日本占23%）。

从需求方面看，据信息产业部有关人员介绍，2000年，国内集成电路总销售量240亿块，1200亿人民币。业内普遍估计，今后10年，半导体的国内需求仍将以20%的速率递增，估计2005年，我国集成电路国内市场的需求约为300亿块、800亿元人民币；2010年，达到700亿块、2100亿元人民币。

从近几年统计数字分析看，国内生产芯片（包括外商独资企业的生产和在国内封装的进口芯片）占国内需求量的20%～25%，但国内生产部分的80%为出口，按此计算，我国集成电路产业的自给率仅4%～5%.但是，有两个因素影响了对芯片生产自给率的准确估计。首先是我国集成电路的产品销售有很大一部分通过外贸渠道出口转内销，据信息产业部估计，出口转内销约占出口量的一半。如此推算，国内半导体生产满足国内市场的实际比重在12%～15%.实际上，国内生产的芯片质量已过关，主要是缺乏市场信任度，而销售渠道又往往掌握在三资企业外方手中。

但芯片走私的因素，可能又使自给率12%～15%的估计过分夸大。台湾合晶科技公司蔡南雄指出：官方统计，1997年中国大陆进口集成电路和分立器件约50亿美元，但当年集成电路进口实际用汇达95.5亿美元。[2]近几年大力打击走私，这一因素的作用可能有所减弱。但无论如何，我国现有半导体产业远远落后于国内需求的迅速增长则是不争的事实。

由于核心部件自给能力低，我国的电子信息产业成了高级组装业。著名的联想集团，计算机国内市场占有率是老大，利润率仅3%.我国电子信息制造业连年高速增长，真正发财的却是外国芯片厂商。

由此，进入1990年代以来，我国集成电路进口迅速增长。1994～1997年，集成电路进口金额年均递增22.6%；97年进口金额为36.48亿美元，96.06亿块。[3]1999年，我国集成电路进口75.34亿美元，出口（含进料、来料加工）18.89亿美元。

2000年6月，国家《软件产业和集成电路产业的发展的若干政策》（国发18号文件）。在国家发展规划和产业政策的鼓舞下，各地政府纷纷出台微电子产业规划，其中上海和北京为中心的两个半导体产业集中区，优惠力度较大，投资形势也最令人鼓舞。目前累计已开工建设待投产的项目，投资总额达50亿美元，超过我国累计投资额的1.5倍，未来2-3年这几条线都将投入量产。

·天津摩托罗拉：外商独资企业，总投资18亿美元，在建。2001年5月试投产，计划11月量产。

·上海中芯：1/3国内资金，2/3台资（第三国注册）。投资14亿美元。2001年11月将在上海试投产。

·上海宏立：预计2002年一季度投入试运行，16亿美元。

·北京讯创：6寸线，投资2亿美元。

·友旺：在杭州投资一条6寸线，10亿人民币左右，已打桩。

目前我国半导体产业和国际水平的差距

总体上说，我国微电子技术力量薄弱，创新能力差，半导体产业规模小，市场占有率低，处于国际产业体系的中下端。

从芯片制造技术看，和国际先进水平的差距至少是2代。[4]尽管华虹现已能生产0.25微米SDRAM，接近国际先进水平（技术的主导权目前基本上还在外方手中），国内主流产品仍以0.8-1.5微米中低端低价值产品为主。其中80%～90%为专用集成电路，其余为中小规模通用电路。占IC市场总份额66%的CPU和存储器芯片，我国无力自给。

我国微电子科技水平与国外的差距，至少是10年。[5]现有科技力量分散，科技与产业界联系不紧密。产业内各重要环节（基础行业、设计、制造工艺、封装），尚未掌握足以跨国公司对等合作的关键技术专利。

半导体基础（支撑）行业落后：目前硅材料已有能力自给，各项原料在不同程度上可以满足国内要求（材料半数国产化，关键材料仍需进口）。

但如上所述，几乎所有尖端设备，我们自己都不能设计制造，基本依赖进口。业内认为我国半导体基础行业和国际水平差距约20年。

一般地说，西方对我引进设备放松的程度和时机，取决于我国自身的技术进展，所以我国半导体设备技术的进步，成为争取引进先进设备的筹码（尽管代价高昂）。如没有这方面的工作，设备引进受到限制，连参与设备工艺的国际联合研制的资格也没有（韩台可以参与）。

已引进的先进生产线，经营控制权不在我手中，妨碍电路设计和工艺自主研发现有较先进的集成电路生产线（包括华虹NEC、首钢NEC），其技术、市场和管理尚未掌握在中国人手中。其原因是“自己人”管理，亏损面太大。现有骨干企业不是合资就是将生产线承包给外人，技术和经营的重大决策权多在外方代表手中。经营模式还没有跳出“两头在外”模式。

这也说明，我国现有国有企业经济管理机制，尽管有了很大进步，但还没有真正适应高科技产业对管理的苛刻要求，高级技术人才和营销人才更是缺乏。

“某厂…最赔钱的×号厂房，包出去了。这也怪了。台湾人也没有带多少资金技术，还是原来的设备和技术，就赢利。

“我问承包人，人还是我们的人，厂房技术还是我们的，为什么你们一来就行了？他说”体制改变了“。我问体制改了什么，是工资高了？也不是。他们几个人就是搞市场。咱们中国市场之大，是虚的。让人家占领的。

“10多年前我在美国参观，他们的工厂成品率是90%多，我们研究室4K最高时成品率50%多，当时这个成绩，全国轰动。我参观时问，你们有什么诀窍做到90%多？美国人说没有什么诀窍，就是经常换主管，新主管要超过上一任，又提高一步。主管到了线里，就是general，…说炒就炒。咱们国家行吗？我们这些领导都是孙子…半导体的生产求非常严格的纪律。没有这个东西绝对不行。你想100多道工艺，每一道差1%，成品率就是零。所以这个体制，说了半天没有说出来，一是市场，一是管理。”[6]但无论如何，我们半导体产业的“管理”和“市场”这两大门坎，是必须跨过去的。深化国企改革、发挥非国有经济的竞争优势，在半导体领域同样适用。

由于没有技术和经营控制权，导致我们的半导体产业遇到两方面困难。首先，国内单位自行设计的专用电路上线生产，必须取得生产厂家的外方同意，有的被迫转向海外代工，又多一道海关的麻烦；关系国家机密的芯片更无法在现有先进生产线加工（或者是外方以“军品”为名拒绝加工，或者是我方不放心）。

其次，妨碍了产学研结合、自主设计和研发工艺设备。例如中国科学院微电子中心已达到0.25微米工艺的中试水平，但因先进工厂的经营权不在自己手中，无法将自有工艺研究成果应用于大线试生产。

工艺技术是集成电路制造的关键技术。如果我方没有自主设计工艺的技术能力，即使买了先进生产线也无法控制。目前合资企业中，中方职工可以掌握在线的若干产品的工艺技术，但无法自主开展工艺技术研究。5年后我方将接管华虹NEC，也面临自己的工艺技术能否顶上去的问题。工艺科研领域目前所处的困境如不能及时摆脱，则仅有的研究力量也会逐渐萎缩，如果不重视工艺技术能力的成长，我们就无法掌握芯片自主设计生产能力。

设计行业处于幼稚阶段由于专业电路市场广阔，目前国内各种类型的设计公司逐渐增加。但企业普遍规模偏小、技术水平较低，缺乏自主开发能力。转贴于

由于缺乏技术的积累，我国还远没有形成具有自主知识产权的IP库，与国外超大规模IC的模块化设计和S0C技术差距甚远。设计软件基本用外国软件，即使设计出来，也往往因加工企业IP库的不兼容而遭拒绝。

集成电路的设计与加工技术是相互依存的。因为我国微细加工工艺水平落后，人才缺乏，目前不具备设计先进电路的水平，更没有具备设计CPU及大容量存储器的水平。也有的客户眼睛向外，不愿意在国内加工，但到国外加工还要受欺负。尽管我们花了100%的制版费，板图也拿不回来。

超大规模集成电路的设计，难度最大的是系统设计和系统集成的能力，最需要的人才是系统设计的领头人，这是我国最缺的人力资源。国内现有人才多数是设计后道的能力，做系统的能力差。国内现有环境，培养这样的人才比较难。

国内的设计制造行业，就单个企业来说很难开发需要高技术含量的超前性、引导性产品。多数民营中小企业只能跟在别人后面走仿制道路（所谓反向设计）。反向设计只能适应万门以下电路的设计开发。故目前还无法与国外先进设计公司竞争。

缺乏市场信任度由于总体技术水平低，市场多年被外国产品占领，自己的供给能力还没有赢得国内市场的信任，以致出现外商一手向国内IC厂定货，再转手卖给国内用户的现象。这是当前外（台）商大举在国内投资集成电路生产线的客观背景。

国内设计、制造的产品往往受到比国外产品更严格的挑剔，要打开市场需要更多的时间和精力，这就难免被国外同行抢先。半导体市场瞬息万变，竞争十分残酷，而我国对自己的半导体产业，似取过分自由放任态度，几乎完全暴露在国际竞争中。有必要对有关政策上给以重新评估。

我国电子整机厂多为组装厂，自己设计开发芯片的极少，由于多头引进，整机品种繁多，规格不一，批量较小，成本高。另外，象汽车电子、新一代“信息家电”等产品市场很大，但需要高水平且配套的芯片产品，而我国单个电路设计企业无力完成，设计和生产能力还尚待磨合。如欲进军这方面的市场，需要高层有明确的市场战略和行业级的协调。我国微电子行业目前因技术能力所限，可适应市场领域还比较狭窄，又面临着国际市场的巨大压力。要争得技术和资本的积累期和机会，必须有政府的组织作用。

还没有形成完整的产业体系从整体看，我国半导体产业还没有形成有机联系的生态群，或刚刚处于萌芽状态，产业内各环节上下游间互补性薄弱。目前少数先进生产能力，置于跨国公司的全球制造～营销体系内，外（台）商做OEM接单，来大陆工厂生产，国内芯片厂商被动打工。国家体制内的科研力量和现有生产体系的结合渠道不顺畅，国内科技型中小型民营（设计）企业和大型制造企业的互补关系正在建立中。

“集成电路设计与生产都需要有很强的队伍，能够根据国内整机的需要设计出产品，按照我们的工艺规则来生产。他的设计拿过来我们能做，做好了能够测试，测试以后能够用到整机单位去应用。这条路要把它走通。另外还有一批人能够打开市场。其他的暂时可以慢一点。”[7]所以，目前我国微电子领域与国际水平的差距，并非单项技术的差距，而是包括各环节在内的系统性的差距。单从技术和资金要素来看，“908”“909”工程的实践，可以说是试图以类似韩国的大规模投资来实现生产技术的“跨越”。但实践证明，单项发展，不足以带动一个科技-产业系统的整体进步。不仅要克服资金、人才、市场的瓶颈，也要克服体制、政策的瓶颈，非此不能吸引人才，不能调动各方面的积极性。

我国半导体产业发展的现有条件

经过20年的发展和积累，特别是近年来我国电子信息产业的高速发展，半导体产业在我国经济、国防建设中的重要地位，以及加快发展的必要性，已基本形成共识。应该说，我国已经在多方面具备了微电子大发展所必须的条件。转贴于

首先是经过多年的引进和国家大规模投资，已形成一定产业基础，初步形成从设计、前工序到后封装的产业轮廓。广义电子产业布局呈现向京津地区、华东地区和深穗地区集中的态势，已经形成了几个区域性半导体产业群落。这对信息知识的交流，技术的扩散，新机会的创造，以及吸引海外高级人才、都十分重要。

技术引进和国内科研工作的长期积累，也具备了自主研发的基础。“909”工程初步成功，说明投资机制有了巨大进步，直接鼓励了外商投资中国大陆的热情。尤其在通讯领域，国内以企业为主导的研发机制取得了可喜发展。

其次，国内投资环境大幅度改善。尤其是沿海经济发达地区，市场经济初见轮廓，法制和政策环境日益改善，人才和资金集中，信息基础设施完备，各种类型的民营企业已开始显现其经营管理能力，已有问鼎高效益高风险的微电子领域的苗头，各种类型的设计公司正在兴起。

近两年来，海外半导体产业界已经对我国大陆的半导体业投资环境表示了极大兴趣。外（台）商对大陆的半导体投资热，虽然并不能使我们在短期内掌握技术市场控制权（甚至可能对我人才产生逆向吸附作用），但有助于形成、壮大产业群，有助于冲破西方设备、技术封锁。长远看是利大于弊。

人才优势。国内软件人才潜力巨大，而软件设计和芯片设计是相通的。这是集成电路设计业的有力后盾。

再次是随着国内电子产品制造业的飞速发展，半导体产业市场潜力巨大。1990年代，我国电子产品制造业产值年均增长速度约27％，1999年为4300亿元人民币，2000年达5800亿（总产值1万亿）。其中，PC机和外部设备年增率平均40％以上，某些产品的产量已名列世界前茅；互联网用户和网络业务的年增率超过300％；公用固定通讯交换设备平均每年新增2000万线，预计2005年总量将超过3亿线；手机用户数每年增长1500-2000万户，2001年已突破1亿户。各类IC卡的需求量也猛增。据信息产业部预计，我国电子产品制造业未来5年平均增长率将超过15%（一般电子工业增长率比GDP增长率高1倍）。预计2005年，信息制造业的市场总规模达到2万亿。

最后是国家对半导体产业十分重视。官方人士多次表示：要想根本改变我国的电子信息产业目前落后状况，需要“十五”计划中，把推进超大规模集成电路的产业化作为加速发展信息产业的第一位的重点领域。并相应制定了产业优惠政策。这些政策将随着产业的发展逐步落实并进一步完善。[8]

注释：

[1]陈文华，1998年。

[2]《产业论坛》1998年第18期。

[3]陈文华，1998年。

[4]《关于加快我国微电子产业发展的建议》，工程科技与发展战略报告集，2000年。

[5]叶甜春，2000年。

[6]吴德馨院士访谈录，2001年3月。

第7篇：集成电路设计与工艺范文

【关键词】广播电视

下面结合栖霞市广播电视大楼改造扩建工程中对接地系统的一些做法作一简单分析。

1.防雷及动力保护接地系统

防雷及动力保护接地系统的好坏，将直接危及设备和工作人员的安全，设计时对机房大楼和设备工作用地分开，采用设备接地与避雷接地各走其道分开建设。考虑到建筑物基础钢筋网埋地深面积大，接地电阻容易满足要求，所以利用建筑物基础钢筋网作为防雷和动力保护共用接地极，实测接地电阻小于1殴姆。降低接地电阻值有利于快速短路动力接地保护线上的各种干扰信号，并为其它弱电系统采用联合接地方式做准备。

2.工艺接地系统

广播电视工程的工艺接地主要指音频和视频接地，具体又分为音频、视频信号地和设备机壳保护地。其中信号地为各种干扰源的干扰对象，防止地线干扰主要针对信号地而言。严格的讲，音频、视频地线也宜分开，这是因为音频功率放大器有可能对视频系统产生干扰。由于一些工艺设备的结构仍采用地线接机壳的传统接线方式，故防止地线干扰时，应将工艺设备作为整体来考虑。为提高工艺地线的抗干扰能力，我台对工艺用电设备采用单独设置接地极和地线，并保持地线与其它系统地线绝缘。

理论上接地电阻为零时，地线将有绝对零电位，各种干扰会被迅速短路散流。事实上零电阻是做不到的，我们只能要求接地电阻越小越好。我台实际中采用深埋地板做为接地极，经实测接地电阻小于0.1殴姆。在电气竖井内分楼层设置工艺接线箱，箱内设有与箱体绝缘的接地铜排，先用铜芯电缆连接接地极和竖井内接地铜排，这样在接地竖井内形成一条自下而上的工艺接地干线。按照工艺要求由电气竖井至各层工艺设备机房设有专用的工艺电缆沟，工艺接地系统的地线将以铜带夹绝缘垫层上并与地线相连。在地线的敷设过程中，为减小线路阻抗，地线电缆不得随意弯曲或盘绕，地线铜带应平直铺设，路径要短，绝缘要好。地线箱和配电箱金属外壳要用铜线与动力保护接地干线连接。

3.特殊照明接地系统

电视演播室在录制各种电视节目，特别是大型节目过程中需要使用大量的特殊照明灯光。这些灯具受可控硅调光器控制，随电视节目的进展在色彩和亮度等方面不断变化。由特殊照明灯具和调光控制设备构成了电视演播室的特殊照明系统。特照系统对地线的干扰主要出自可控硅调光器。可控硅移相触发，导通瞬间电流激增，造成电流输出产生非正常的谐波电流和不平衡电流经电磁耦合，交链在工艺信号地线上，产生强烈的地线干扰源。我台在实际中，除了优先选用对外界产生较少干扰调光设备外，还针对干扰源不同的传输途径分别采取防干扰措施。对于直接经交流电源线路传输的干扰信号，采取特照系统与工艺系统分别由不同变压器供电。对于经电磁耦合产生的干扰信号，采取调光设备及线路与工艺设备与线路隔离，并加强各自的屏避接地。我台在演播室内设置了单独的调光配电室、调光配电柜及可控硅集中布置。利用调光配电柜及可控硅调光柜基座槽钢作为特照系统的保护接地干线，调光配电室所有特照用电设备金属外壳均与特照保护接地干线连接。特照系统配线一律穿钢管屏蔽，钢管与该系统的接地干线电气连通。在钢管敷设路径上，特照系统应与工艺系统保持距离。

4.计算机接地系统

日前，计算机的直流工作接地有两种处理办法，一是单独直接接地，二是不接地即浮空地或悬浮地。小型计算机和个人电脑一般采用浮空地，其特点是直流信号地线不外引，各种干扰源无法进入计算机内部，从而提高计算机抗干扰能力。对于大中型计算机通常单独接地，因为大中型计算机由多个机柜组成，各机柜都有独立的直流电源，为了消除外界干扰，保证机柜电平相等，信号稳定传递，必须将各机柜直流信号地线连成一体并直接接地。我台建立了以PC机为主体的微机网络，以计算机控制播出的自动播出系统，计算机用电使用工作电源，设备外壳接动力保护地，采用防静电地板。

第8篇：集成电路设计与工艺范文

【关键词】双极性器件；热现象；集成电路；可制造性设计

1.引言

技术计算机辅助设计（TCAD）主要是研发新的半导体器件结构和优化工艺流程及其器件物理特性参数的技术，在过去的二十年中，从纳米级微处理器到高压功率器件的研究过程中，TCAD已经成为集成电路设计非常重要的工具，随着计算机处理能力和运算速度的提高，TCAD在研究新的器件结构以及优化工艺流程的效率越来越来高，使用TCAD工具可以大大提高成品率，缩短产品开发周期和上市时间。

Sentaurus Workbench是当今全球最为著名的IC设计软件开发商美国新思科技（Synopsys Inc.）研发的新一代纳米级TCAD仿真平台，又被称为新一代集成电路虚拟化加工与制造系统。它集成了TCAD各模拟工具，具有直观易操作的图形界面，用户可以通过图形界面来进行半导体器件结构的研究及其制备中工艺模拟和器件仿真的设计、组织和运行，并通过它所提供的数据管理和仿真管理机制，对产品性能进行有效的预测，它自动地管理信息流，其中包括用户输入文件、项目参数信息和运用看图工具来分析器件特性。

2.Sentaurus Workbench的结构和特点

2.1 SWB的结构

SWB仿真系统基于开放性的图形化环境，集成了大量的工艺和器件TCAD仿真工具（图1所示），并嵌入了可对IC加工项目、加工实验类别及实验数据进行管理、组合和优化的功能，实现了对集成电路芯片加工的实际流程进行有效的虚拟化优化模拟。就是在SWB仿真系统中嵌入了实验设计（DOE）处理模块、表面响应建模（RSM）、实验数据统计分析模块、工艺条件优化模块、简洁工艺模型（PCM）、二维和三维可视化绘图支持模块等辅助工具。SWB仿真系统有效解决了IC工艺设计的中心化设计问题，使得半导体工艺条件的优化评估和器件特性的优化分析以及互联、布线设计和寄生效应分析变得更加容易。SWB通过一系列虚拟化仿真技术进行设计评估、产量优化和失效分析，最终确定出最佳工艺条件，从而达到提高效率和节省费用的目的。

2.2 SWB的特点

作为新一代TCAD设计工具，SWB具有以下特点（图2所示）。

多功能直观的图形用户界面，把仿真过程组织到项目和文件夹中，简化了复杂仿真项目的修改和处理；

工艺流程、电学特性测试程序和可视化绘图工具分层封装，保证对模拟数据流和模拟结果的有效管理，允许不同用户共享实验信息与数据；

可以进行实验设计方法、表面响应建模、优化和统计分析功能；

在同一图形用户界面的程序调度工具可以安排和监测正在运行着的仿真程序；

灵活开放的工具界面允许第三方工具软件嵌入并提供软件接口。

3.器件结构及制程的设计

本工作取双极性NPN晶体管为例，研究了NPN晶体管正常工作时体内热现象的分布，在SWB下实现小尺寸双极性器件热损耗结构的可制造性设计，并提出具有建设性意义的研究路线。

我们研究的小尺寸纵向NPN双极性晶体管的结构如图3所示。基极设计采用双多晶硅自对准结构，可以减小基极串联电阻，同时具有更小的寄生面积，从而使寄生电容变小，使器件的速度性能得到增强。采用了多晶硅发射极技术，有助于实现发射极剖面结构的工艺控制，而使薄浅基极的形成更加容易。隔离要考虑的重点是为了降低串联电阻以增加器件的工作速度，我们采用的是浅槽隔离（STI）。

器件制程设计综述如下：衬底参数为：N-外延层、N+衬底；外延层结构：1.6μm，掺杂浓度为2.5×1014cm-3，其上采用双多晶硅自对准结构。首先，淀积厚度为3500的P+多晶硅，在930℃热退火40分钟后形成外基区；然后，注入硼剂量为1.5×1013cm-2，能量为30KeV，800℃下热退火30分钟形成内基区。接下来，淀积SiO2作为隔离墙，再淀积一层厚度为3000的N+多晶硅，注入As剂量为2.4×1016cm-2，在1050℃快速热退火1分钟后形成发射极。淀积铝作为电极引线，N+衬底作为集电极。基区（注入）结深的设计值约为0.38μm，发射区（注入）结深的设计值约为0.24μm，故基区宽度的设计值约为140纳米。

4.可制造性设计的实现

首先，在SWB环境下实现工艺级和器件物理特性仿真，保持VCE=3.0V不变，将VBE作为变量，通过调节VBE使得VCE恒定，由SWB模拟可以得到VBE与晶格温度的关系曲线，如图4所示。

由图4可以看出，随着晶格温度的升高，VBE逐渐增大，在大约T=350K时，VBE达到最大值约0.735V。随后，随着晶格温度的升高，VBE却逐渐减小。

当IC=5×10-4A时，我们得到了与器件结构相对应的温变三维描述，见图5所示。

图5中X坐标与Y坐标分别表示晶体管水平和垂直方向的尺寸。由图5所示，器件器件纵向的温变最大值为437.83K，最小值为432.02K。图5是由工艺级的结构设计结果自动导入器件物理特性分析系统，基于小尺寸热电流三维模型数值求解得到的。显然，图5对于研究器件荷电状态下器件结构与热效应之间的关系是至关重要的。图5中Y方向上的零点为晶圆衬底与外延层的交界位置处，沿纵向点对点的温变定量分析充分地体现出管芯级可制造性设计的技术价值和技术含量。特别是Y轴负方向顶端所涵盖的区域是器件发射极内引线部分，该部分的温变行为将诱发管芯内电极金属化层的电迁移或造成台阶开路，所有这些，都会直接造成器件失效。

5.结束语

本工作基于集成电路模拟系统SWB可制造性设计完成小尺寸双极性晶体管（BJT）热现象相关的研究。客观上为读者展示了可制造性设计平台和典型的可制造性设计的技术路线。研究结果表示出，基于器件内部结构参数的可制造性设计同器件物理特性的虚拟分析构成的所谓TCAD一体化虚拟制造与保持器件特性的最优化设计是相当重要的。

参考文献

[1]王阳元，张兴.面向21世纪的微电子技术[J].世界科技研究与发展，1999，4：6-11.

[2]D.C.Montgomery，Design and Analysis of Experiments，New York：John Wiley & Sons，1997.

[3]R.Myers and D.Montgomery，Response Surface Methodology：Process and Product Optimization Using Designed Experiments，New York：John Wiley & Sons，1995.

[4]施敏著.现代半导体器件物理[M].科学出版社，2001：26-41.

作者简介：

董志强（1955—），男，山东平阴人，海湾电子（山东）有限公司董事长兼总经理。

岳跃忠（1963—），男，山东嘉祥人，海湾电子（山东）有限公司工程部开发处处长，长期负责大功率整流桥系列的开发及性能研究，已有三项专利授权并获得两项山东省省级科技成果。

第9篇：集成电路设计与工艺范文

本文以微电子专业人才培养为例，针对我校微电子专业教学资源库的建设，从微电子的需要来说明其重要性，通过与企业联合分析职业岗位的工作内容、工作岗位、工作职业技能来合理开设学校的相关课程，来培养专业性技术人才的学生[1]。

现状与背景分析

国家的需求。微电子技术都是高科技、高风险、高投入、高利润的行业，而且是一个国家、地区科技、经济实力的反映，美国就是以集成电路设计、制造为核心的地区，让美国拥有了世界上一流的计算机和IT核心技术，为此，中国于1998年下发了《鼓励软件产业和集成电路产业发展的若干政策》的18号文件，大力支持、鼓励我国微电子产业发展。

企业的需求。从2005年8月的西永微电子园的建立，北大方正FPC等十大项目的建设，200亿资金的投入。到2015年4月8号，东方重庆8.5代新型半导体显示器件及系统项目，在重庆两江新区水土工业开发区举行产品投产暨客户交付活动。该项目总投资328亿，为重庆近年来最大投资项目。如此浩大的产业发展，必将大量需求各阶层微电子技术人才[2]。

高职学院自身的需求。近几年，高职教育在改革和发展中取得许多可喜的成果。但是专业不对口，学生兴趣缺乏，企业抱怨人才不足，应届毕业生的实践技能不够等相关问题也成为我们教学的薄弱环节。基于职业岗位来分析，才能真正让学生毕业更快的适应工作环境，解决专业不对口问题。

高职学生的需求。高职学生都期望通过学校专业课程学习，找到一份合适的工作。学生也在思考如何将专业知识转化成专业能力，如何消化书本内容。学生期望能学习在以后的工作岗位更实用的课程内容。因此基于职业岗位分析构建微电子专业课程，能更好的教学，让学生明确的学习提升自己的能力，同时帮助学生就业，解决专业不对口等问题。

研究内容、目标、要解决的教学问题

研究内容和目标。通过往届毕业学生的就业情况分析对应的岗位，找出专业不对口，或者就业工作不影响的主要问题。通过修改课程教学模式，提高学生兴趣，激发主观能动性。通过调研会邀请重庆44所，24所，西南集成设计有限公司等从事微电子行业的公司，分析高职学生通过学生什么课程能快速适应岗位，达到合理构建微电子课程来使高职学生具有对应的岗位能力，从而有效地培养微电子人才[3]。

要解决的教学问题。激发学生对课程的兴趣，提升主观能动性；学生不仅掌握对应岗位的理论知识，也要有熟练对应岗位的实际动手能力；调研企业岗位，分析微电子集成电路设计课程的建设；调研全国高职微电子课程开设，合理调整集成电路设计课程。

采取的分析方法

文献研究法：利用网络、报刊等媒介，搜集与课堂教学模式相关的专著、论文等文献资料，掌握课堂教学模式研究，掌握相关理论知识和国内外对课堂教学模式研究现状。

企业调研法：派成员组去江苏，上海，成都等微电子发达区域了解微电子产业发展对应的岗位需求。在我校组织的微电子行业专家职业分析研讨会，邀请重庆24所、44所、西南集成有限公司、鹰谷光电等行业专家从微电子高职学生岗位需要来分析，构建微电子专业课程建设[4]。

实验教学法：用微课进行微电子专业课程的建设，利用我校作为西南地区唯一的仿生产工艺线，以及封装测试线，配套生动形象来表达上课内容。“校企合作，工学结合”，让学生直接企业顶岗实习，验证微电子专业课程建设对应岗位的合理性，优化调整。通过微电子相关的职业技能大赛嵌入式比赛等等提升学生兴趣，对应的课程建设学习。

微电子专业课程建设

本校通过与微电子多个企业联合分析，将微电子专业课程分成集成电路制造、集成电路设计、集成电路封装、集成电路测试、半导体行业设备维护、半导体安全生产管理等相关方向，然后转为为A、B、C三类课程，由最基础的理论知识，如计算机使用，英语阅读，电路分析，工具使用到专业性技能的操作和综合职业技能的培养。

A类课程转换分析表提供的职业需求信息为基础，并依据课程的需要可补充相关理论知识信息，使课程具有理论知识的相对系统性和完整性。如分半导体器件物理，半导体集成电路，工程制图，电子材料，SMT工艺等基础课程。

B类课程的目的是培养基本技能。可以通过集成电路版图设计实训，集成电路生产工艺实训，集成电路封装工艺实训，集成电路测试实训，自动化生产线安装与调试实训等课程培养学生的基本技能。

C类课程的目的是培养综合职业能力，也称为综合职业能力课程。通过学习集成电路制造工艺，半导体工厂设计与管理，集成电路封装工艺，半导体工艺设备，集成电路的可靠性等相关课程来培养学生的综合职业能力，从工艺到测试，电路到自动化的职业系统化培养。